Устройство для обработки параметров непериодических импульсных сигналов

(19) 6027 1520,60 51) 4 НИ еп Целью ыстроя па- ержит 3 Г. Сизоненко,акович, Н. Н. Свис менть ммута амяти оватеаписи,льство ССС 3/05, 1983. ство СССР 29/02, 1983 и дан за- адреюнов, ок 18 9 элепибок, . 1 ил. Ж ОБРАБОТКИ ПАИЧЕСКИХ ИМтся к вычислительной технике, к устй лектроизмерител ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ИСАНИЕ ИЗОБР ТОРСКОМУ СВИДЕТЕЛЬСТ(54) УСТРОЙСТВО ДЛРАМЕТРОВ НЕПЕРИПУЛЬСНЫХ СИГНАЛ(57) Изобретение отно ройству для обработки параметров риодических импульсных сигналов. изобретения является повышение б действия и точности воспроизведени раметров импульсов. Устройство сод генератор 1 тактовых импульсов, эле И 2,3, триггер 4 пуска, блок 5 ко ции, блок 6 ввода, блок 7 аналоговой п блок 8 аналого-цифровых преобраз лей, блок 9 счетчиков адресов з блок 10 элементов ИЛИ, блок 1 памят ных, блок 12 элементов И, триггер пуска считывания, блок 14 счетчиков сов считывания, блок 15 памяти эта блок 16 сравнения, регистр 17, бл сравнения с нулевым значением, блок 1 ментов И, блок 20 счетчиков адресов о коммутатор 21, блок 22 памяти ошибок5 10 55 1Изобретение относится к вычислительной и электроизмерительной технике, оно может быть применено для контроля амплитуды, длительности, формы непериодических импульсов произвольной формы и цифровой быстрой обработки их параметров в реальном масштабе времени, в частности для контроля видеоимпульсов в области операционного контроля электрических параметров интегральных схем, контроля топологии микросборок, фотошаблонов, печатных плат.Цель изобретения - повышение быстродействия и точности воспроизведения параметров импульсов.На чертеже представлена схема устройства.Устройство содержит генератор 1 тактовых импульсов, элементы И 2 и 3, триггер 4 пуска, блок 5 коммутации, блок 6 ввода, блок 7 аналоговой памяти, блок 8 аналогоцифровых преобразователей, блок 9 счетчиков адресов записи, блок 10 элементов ИЛИ, блок 11 памяти данных, блок 12 элементов И, триггер 13 запуска считывания, блок 14 счетчиков адресов считывания, блок 15 памяти эталонов, блок 16 сравнения, регистр 17, блок 18 сравнения с нулевым значением, блок 19 элементов И, блок 20 счетчиков адресов ошибок, коммутатор 21, блок 22 памяти ошибок.Устройство работает следующим образом.Перед началом работы устройства блок 6 вырабатывает команду Сброс для установки в исходное состояние составных частей 4, 5, 7, 8, 9, 13, 14, 20 устройства, затем выдает в блок 5 информацию о частоте следования серий импульсов и о количестве подключаемых каналов из общего числа и для обработки выборок мгновенных значений исследуемого сигнала в соответствии с требуемой точностью и достоверностью определения параметров импульса, его длительностью. В блок 9 счетчиков адресов записи и блок 14 счетчиков адресов считывания из блока 6 вводится информация о времени исследования видеоимпульса. Эта информация представлена в виде кодов дополнения, вводимых в счетчик блоков 9 и 14 через их информационные входы. Перед началом работы в блок 15 памяти эталонов устанавливаются элементы памяти (на основе постоянных или перепрограммируемых запоминаюших устройств) с эталонными значениями параметров выборок исследуемого сигнала.Для приведения устройства в режим измерения и обработки параметров непериодических импульсных сигналов из блока 6 подается команда Пуск, которая с выхода блока 6 поступает на вход триггера 4. На выходе триггера 4 устанавливается сигнал разрешения прохождения серии тактовых импульсов с генератора 1 через элемент И 2. В результате чего блок 5 начинает вырабатывать п серий неперекрывающихся во вре 15 20 25 30 35 40 45 50 2мени импульсов. Каждый импульс в серии определяет время выборки мгновенного значения исследуемого сигнала и его запоминания на соответствующем элементе блока 7. В результате первая выборка запоминается на первом элементе, вторая - на втором, п;-выборка - на п-элементе, и+1 - выборка на первом элементе и т.д. После окончания действия первого импульса из первой серии импульсов первая выборка мгновенного значения входного сигнала сохраняется на первом элементе блока 7, Эта выборка поступает на вход первого элемента блока 8 аналого-цифровых преобразователей, где преобразууется в цифровой код. Сигнал окончания преобразования на выходе первого элемента блока 8 осуществляет стирание информации на соответствующем элементе блока 7, Соответствующий элемент блока 7 подготовлен к приему очередной выборки мгновенного значения исследуемого сигнала. Информация в цифровом виде с выхода блока 8 поступает на вход блока 11 памяти данных и записывается в определенную ячейку памяти. Таким образом, после отработки первого импульса в каждой из и-серий импульсов в блок 11 последовательно со сдвигом на время выборки заносится информация по первым и-выборкам мгновенного значения исследуемого сигнала. Каждая из и-выборок хранится в соответствующем элементе памяти блока 11,Второй импульс первой серии обеспечивает запоминание (и+1) -выборки в первом элементе памяти блока 7 для последующего преобразования. Одновременно с этим блок 5 на выходе формирует импульс установки триггера 13. Последний разрешает работу блока 12 элементов И. При этом через элемент И 3 импульсы с генератора 1 разрешают работу блока 18. Вторые и последующие импульсы и-серий обеспечивают считывание информации из соответствующих ячеек памяти боков 15 и 11 и сравнение ее в блоке 16. Результат сравнения поступает в регистр 17, откуда передается на вход блока 18. При наличии ошибки блок 18 вырабатывает сигнал разрешения для блока 19, на и-выходе которого (и зависит от номера серии) формируется сигнал управления блоком 20 счетчиков адресов ошибок икоммутатора 21. В результате информация о коде ошибки и об адресе ячейки, где находится выборка, отличная от эталонной, записывается в соответствующий элемент блока 22 памяти ошибок. Исходя из быстродействия аналого-цифрового преобразователя (АЦП) и быстродействия аналогового элемента памяти можно выбрать число каналов выборок, которые обеспечат запись информации об исследуемом сигнале в п х к ячеек памяти и их обработку.После того, как очередной импульс последней серии в блоке 14 установит в пос1336027 Формула изобретения Составитель А. Жеренов Редактор С. Патрушева Техред И. Верес Корректор В. Бутяга Заказ 3804/45 Тираж 672 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж - 35, Раушская наб., д. 4,5 Производственно-полиграфицеское предприятие, г. Ужгород, ул. Проектная, 4леднем счетчике сигнал переполнения, произойдет сброс триггера 4 и триггера 13. Устройство прекратит работу. Устройство для обработки параметров непериодических импульсных сигналов, содержащее генератор тактовых импульсов, блок сравнения, блок памяти данных, блок памяти ошибок, блок памяти эталонов, отличаюи 4 ееся тем, что, с целью повышения быстродействия и точности воспроизведения параметров импульсов, в него введены два элемента И, триггер запуска считывания, триггер пуска, блок коммутации, блок ввода, блок аналоговой памяти, блок аналогоцифровых преобразвателей, блок счетчиков адресов записи, блок элементов ИЛИ, два блока элементов И, регистр, блок сравнения с нулевым значением, блок счетчиков адресов ошибок, блок счетчиков адресов считывания, коммутатор, причем выход генератора тактовых импульсов соединен с первым входом первого элемента И, второй вход которого соединен с выходом триггера пуска, выход первого элемента И соединен с первым входом второго элемента И и с тактовым входом блока коммутации, информацион ный вход которого соединен с первым информационным выходом блока ввода, выход запуска считывания блока коммутации соединен с входом установки триггера запуска считывания, информационые выходы блока коммутации соединены соответственно с первыми входами первого блока элементов И и с входами записи блока аналоговой памяти, информационный вход которого является информационным входом устройства, выход триггера запуска считывания соединен с вторыми входами первого блока элементов И и с вторым входом второго элемента И, выход которого соединен с синхронизирующим входом блока сравнения с нулевым значением, выходы первого блока элементов И соединены соответственно со счетными входами блока счетчиков адресов считывания, с входами считывания блока памяти данных и блока памяти эталонов, с первыми входами второго блока элементов И, вторые входы которого соединены с выходом блока сравнения с нулевым значением, выходы второго блока элементов И соединены соответственно со счетными входами блока счетчиков адресов ошибок и управляющими входами коммутатора, первый информационный вход которого, адресный вход блока памяти эталонов и первые входы блока элементов ИЛИ соединены с информационными выходами блока счетчиков адресов считывания, второй информационный вход коммутатора и информационный вход блока сравнения с нулевым значением соединены с выходом ре гистра, информационный вход которого соединен с выходом блока сравнения с нулевым значением, первый вход которого подключен к выходу блока памяти эталонов, второй вход подключен к выходу блока па мяти данных, адресные входы которого соединены соответственно с выходами блока элементов ИЛИ, информационные входы блока памяти данных соединены соответственно с информационными выходами блока аналого-цифровых преобразователей, уп О равляющие выходы которого подключены соответственно к счетным входам блока счетчиков адресов записи, к входам записи блока памяти данных и к входам сброса блока аналоговой памяти, выходы которого соединены соответственно с информационными вхо дами блока аналого-цифровых преобразователей, установочные входы блока аналого цифровых преобразователей, блока счетчиков адресов записи, блока переключения, триггера пуска, триггера запуска считывания, блока аналоговой памяти, бока счетчиков адресов считывания и блока счетчика адресов ошибок соединены с установочным выходом блока ввода, выходы блока счетчиков адресов ошибок подключены соответственно к адресным входам блока памяти ошибок, информационные входы которого соединены соответственно с информационными выходами коммутатора, выход сигнала пуска блока ввода соединен с входом установки триггера пуска, вход сброса которого и вход сброса триггера запуска счи О тывания соединены с выходом переполненияблока счетчиков адресов считывания, информационные входы блока счетчиков адресов записи и блока счетчиков адресов считывания соединены с вторым информационным выходом блока ввода, выходы блока 4 счетчиков адресов записи соединены соответственно с вторыми входами блока элементов ИЛИ.