Стробируемый усилитель

,нен и т ГОСУДАРСТВЕННЫИ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(57) Изобретение относится к импулной технике, Цель изобретения - повьвпение быстродействия. Стробируемый усилитель содержит инвертор 1,парафаэные усилительные каскадь 2,3 и 4, выполненные на транзисторах22-27, усилительный каскад 5, выпо ный на усилительном транзисторе 6ранэисторе 7 динамической нагрузки, разрядные транзисторы 8-11, ключевые транзисторы 12 и 13, токоограни чивающие транзисторы 14 и 15 и конденсаторы 28 и 29, При подаче на вход сигнала низкого или высокого уровня процессы, происходящие соответственно в каскадах 2 или 3, обеспечивают с малой задержкой формирование сигнала низкого или высокого уровня на выходе стробируемого усилителя,что увеличива ет его быстродействие. Цель достигается введением каскада 5, транзисторов 10, 11,14 и 15 и конденсаторов 28 и 29113Изобретение относится к импульсной технике и может быть использовано как усилительное устройство, легко реализуемое в интегральном исполнении, в частности может использоваться в качестве усилителя считывания запоминающих устройствЦель изобретения - повьппение быстродействия.На чертеже представлена принципиальная электрическая схема стробируемого усилителя.Стробируемый усилитель содержит входной инвертор 1, первый, второй и третий выходной парафаэные усилительные каскады 2 - 4, усилительный каскад 5, выполненный на усилительном транзисторе 6 и транзисторе 7 динамической нагрузки, первый, второй, третий и четвертый разрядные.транзисторы 8 - 11, первый и второй ключевые транзисторы 12 и 13, первый и второй токоограничивающие транзисторы 14 и 15, первую и вторую шины 16 и 17 управления потребляемой мощностью, шину 18 входного сигнала, шины 19 и 20 источника питания, шину 21 выходного сигнала, при этом первый, второй и третий выходной парафазные усилительные каскады 2 - 4 выполнены на транзисторах 22,23; 24,25 и 26,27 соответственно, первый и второй конденсаторы 28 и 29.Стробируемый усилитель работает следующим образом,В режиме уменьшения потребляемой мощности на второй шине 17 устанавливается высокий потенциал, который открывает транзисторы 8 - 11, а на первой шине 16 устанавливается противофазный сигнал, т,е, низкий потенциал, который закрывает транзисторы 12 и 13. В результате прекращается протекание тока через входной инвертор 1, транзисторы усилительного каскада 5, и на затворах транзисторов 22 и 24 устанавливается низкий потенциал, эти транзисторы закрываются, прекращая прямое протекание тока через первый и второй парафазные усилительные каскады, потенциалы их выходов понижаются, что приводит к закрыванию транзисторов 26 и 27, т.е. прекращению протекания тока через третий выходной парафазный усилительный каскад 4. Таким образом, в режиме уменьшения потребляемой мощности стробируемый усилитель не потребляет32525 50 5 10 15 20 25 30 35 40 45 ток от источника питания. Кроме того,закрытые транзисторы 26 и 27 изолируют шину 21 выходного сигнала отшины 19 источника питания и общейшины 20, позволяя объединять выходынескольких усилителей по схеме ПРОВОДНОЕ ИЛИ, что расширяет функциональные возможности усилителя.При смене фаз сигнала управлениямощностью, на первой шине 16 устанавливается высокий потенциал, открывающий транзисторы 12 и 13, низким потенциалом на второй шине 17 транзисторы 8 - 11 закрываются, Токоограничивающие транзисторы 14 и 15 замедляют процесс закрывания транзисторов8 и 9, в результате чего на их стоках и присоединенных к ним обкладкахконденсаторов 28 и 29 поддерживается низкий потенциал. Другая обкладкакаждого конденсатора заряжается через открытые транзисторы 12 и 13 допотенциала, меньшего, чем потенциалшины 19 источника питания, на величину падения напряжения на этих транзисторах,При подаче на шину 18 входногосигнала сигнала низкого уровня транзисторы входного инвертора 1 и 23(первого парафаэного усилительногокаскада 2) закрываются и начинаетсяповьппение потенциала на выходе входного инвертора 1 и соединенном сним затворе транзистора 22, которыйоткрывается, протекающий через неготок повышает потенциал на выходепервого парафаэного усилительногокаскада 2 и затворе транзистора 27,Это повьппение потенциала передаетсяпервым конденсатором 28 через транзистор входного интервала 1 на затвортранзистора 22, еще больше увеличивая его потенциал и ускоряя процессоткрывания транзистора 22. В самомначале этого процесса первый ключевой транзистор 12 закрывается высо ким потенциалом на его истоке, способствуя сохранению заряда на первом конденсаторе 28. В результатепотенциал затвора транзистора 22 превьппает потенциал шины 19 питания на величину напряжения предварительного заряда первого конденсатора 28, соп-ротивление транзистора 22 резко уменьшается, через него протекает большой ток заряда входной емкости транзисторов 25,27 и 6, который обеспечивает малое время задержки их включения из 133252формирования выходного сигнала на шине 21 выходного сигнала, т.е, высокое быстродействие устройства. Открывание транзисторов 6 и 25 формирует5низкие потенциалы на затворе транзистора 24, выходе второго парафаэногоусилительного каскада 3 и соединенном с ним затворе транзистора 26,закрывание последнего способствует 1 Оформированию выходного сигнала низкого уровня, синфаэного входному сигналу.При подаче на шину 18 входногосигнала сигнала высокого уровня 15описанные выше процессы происходятво втором парафаэном усилительном каскаде 3, обеспечивая повышение потенциала на затворе и открывание транзистора 26 большим током, протекающим 20через транзистор 24, эффективно открытый высоким потенциалом на его затворе. При этом с малой задержкой навыходе усилителя формируется сигналвысокого уровня. 25За счет этого увеличивается быстродействие усилителя: увеличиваютсяамплитуды и уменьшаются фронты входных и выходных сигналов парафазныхусилительных каскадов, Введение ключе вых транзисторов не в парафазные каскады, а в цепи управления ими совместно с дополнительными разряднымии токоограничивающими транзисторамиобеспечивает эффективное управлениепотребляемой мощностью, устранив егонегативное влияние на быстродействиепредлагаемого усилителя, характерноедля известного,40Увеличение быстродействия расширяет сферу применения предлагаемого усилителя и повышает технические характеристики аппаратуры, в которойон используется, 45формула изобретенияСтробируемый усилитель, выполненный на полевых транзисторах, содержа щий входной инвертор, вход и выход которого соединены с инвертирующим входом и неинвертирующим входом первого парафазного усилительного каскада соответственно, второй парафазный усилительный каскад, выход котоВНИИПИ Заказ 3848/55 рого соединен с неинвертирующим входом третьего выходного папафаэного усилительного каскада и через первый разрядный транзистор - с общей шиной, инвертирующий вход третьего выходного парафазного усилительного каскада соединен с выходом первого парафазного усилительного каскада и через второй разрядный транзистор - с общей шиной, а также первый и второй ключевые транзисторы, стоки которых соединены с соответствующей шиной источника питания, а затворы - с первой шиной сигнала управления потребляемой мощностью, о т л и ч а ю щ и й с я тем, что, с целью увеличения быстродействия, введены усилительный каскад, выполненный на последовательно соединенных относительно источника питания усилительном транзисторе и транзисторе динамической нагрузки, третий и четвертый раз-; рядные транзисторы, первый и второй конденсаторы, первый и второй токо- ограничивающие транзисторы, при этом вход усилительного каскада и инвертирующий вход второго парафазного усилительного каскада соединены с выходом первого парафазного усилительного каскада, выход усилительного каскада соединен с неинвертирующим входом второго парафазного усилительного каскада и через третий разрядный транзистор - с общей шиной, исток первого ключевого транзистора соединен с соответствующим выводом питания входного инвертора и через первый конденсатор - с выходом первого парафазного усилительного каскада, исток второго ключевого транзистора соединен со стоком транзистора- динамической нагрузки усилительного каскада и через второй конденсатор с выходом второго парафаэного усилительного касакада, выход инвертора через четвертый разрядный транзистор соединен с общей шиной, вторая шина сигнала управления мощности соединена с затворами третьего и четвертого разрядных транзисторов и через первый токоограничивающий транзистор - с затвором первого разрядного транзистора, а через второй токоограничивающий транзистор - с затвором второго разрядного транзистора,Тираж 901 Подписное