Постоянное запоминающее устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ЯО 1322376 11 С 17/00 ПИСАНИЕ ИЗОБРЕТЕНИЯ К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ л. 25иков, В. П. ПетровсА. А. Виглин88.8)видетельство СССР6 11 С 17/00, 1981. кий ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО(57) Изобретение относится к вычислительной технике и является усовершенствованием известного устройства по авт. св.1014037. Целью изобретения является снижение потребляемой устройством мощности за счет снятия питания со всех модулей памяти при отсутствии обращений к устройству при сохранении высокого быстродействия. Для достижения поставленной цели в устройство введен одновибратор с повторным запуском, выходы которого соединены с дополнительными входами дешифратора и блока сравнения. 1 ил.5 10 15 20 25 30 35 40 фор.чд,га изобретения 45 50 1Изобретение относится к вычислительной технике, может быть использовано при про. ектировании постоянных запоминающих устройств с малым потреблением мощности и является усовершенствованием устройства по авт. св. ле 1014037.Цель изобретения - снижение потребляемой мощности.На чертеже приведена схема постоянного запоминающего устройства.Устройство содержит регистр 1 адреса старших разрядов, регистр 2 адреса младших разрядов, блок 3 сравнения, дешифратор 4, накопитель 5, состоящий из модулей 6 памяти, и блока 7 ключей, регистр 8 информации, блок 9 управления и одно- вибратор 10 с повторным запуском. На чертеже показаны также адресные входы 11, вход 12 обращения, уцравлякнций выход 13 Готовность устройства и информационный выход 14.Устройство работает следующим образом.Одновибратор 10 с повторным запуском вырабатывает на своем выходе одиночный импульс длительностью, несколько большей цикла обращения к постояннолгу запоминаюгцему устройству. Поэтому, если циклы обрасцения идут непрерывно, то одновибратор 1 О в каждом цикле перезапускается и на его выходе постоянно присутствует разрешающий сигнал, который поступает на синхронизирующие входы дешифратора 4 н блока 3 срацнсния и разрешает их работу.В каждом цикле обрацсеция ца входы устройства поступают сигнал обрацения ца вход 12 и код адреса на входы 11. 11 ри этом старшие разряды кода адреса поступают на входы регистра 1 и блока 3 сравнения, а младцгие разряды поступают на установочные входы регистра 2 и далее на соответствующие адресные входы модулей 6 памяти. Регистр 1 выполнен стробируемым, поэтомл ц цем хранится код модуля 6 памяти, к которому было обращение ц предыдущем цикле. Колы адресов модулей памяти предыдущего обращения и настоя. пгего поступают на входы блока 3 сравнения, на выходе которого вырабатывается признак сравнения или несравнеция, поступающий в блок 9 управления. Если вырабатываегся признак цесравцения, то это означает, что производится обрацсецие к другому модулю 6 памяти, блок 9 управления, вырабатываег импульс записи нового ксда адреса старших разрядов в регистр 1 Этот код через дешифратор 4 ссузцсств.зяет включение соответствую щго ключа из блока 7 ключей ц сгсуществляег ра решеццс выборки с ссптнстствуюцгсчс модуля 6 па 2мяти. Блок 9 управления стробирует прием считываемой информации в регистр 8 и выдает признак Готовность на выход 13.Если блок 3 сравнения вырабатывает признак сравнения, возможно ускорение выборки из накопителя. В этом случае в регистре 1 хранится код выбираемого модуля 6 памяти и к нему подключено питание от соответствующего ключа из блока 7 ключей. Блок 9 управления синхронизирует работу регистра 8 информации и выдает признак Готовность на выход 13 по более короткому циклу.В том случае, когда в обращениях к постоянному запоминающему устройству наступает перерыв (например, во время взаимодействия процессора с другим запоминающим устройством, устройством ввода- вывода и т. и.), то на выходе одновибратора 10 снимается сигнал, разрешающий работу дешифратора 4 и блока 3 сравнения. с выходов денифратора 4 снимается сигнал включения ключа в блоке 7 ключей и снимается питание с модуля 6 памяти. При первом обращении к устройству после перерыва на выходе одновибратора 10 отсутствует сигнал, разрешающий работу блока 3 сравнения, и на его выходе будет сигнал не- сравнения даже при равенстве кодов адреса старших разрядов на входе 11 устройства и выходе регистра 1 старших разрядов. По сигналу обращения, подаваемому на вход 12 устройства, блок 9 управления, синхронизирует работу устройства и выдает признак Готовность на выход 13 по длинному циклу, а одцовибратор 10 формирует сигнал, разрешающий работу дешифратора 4 и блока 3 сравнения. Таким образом, введение одновибратора с повторным запуском, например микросхемы 133 АГЗ, при использовании предлагаемого постоянного запоминаюгцего устройства, позволяет снизить потребляемую устройством мощность за счет снятия питания со всс х лгодулей памяти прн отсутствии обрацц ния к устройству при сохранении высокого быстродействия. Гостояцное запоминающее устройство, п авт. св. Хе014037, от,гичающееся тем, что, с целью уменьшения потребляемой мощности, в него дополнительно введен одно- вибратор с повторнылг запуском, вход которого соединен с входом обращения устройства, а выход соединен с синхронизирующими входами дешифратора и блока сравнения.(.оставит.и, Л,1 ки инРеланто) С. 11 екарь Текрел И В ч Еоекчцр (. ЧрииВа к и а 2873 50 Тирак 580 11 олпиноеВНИИ 1 И 1 осударственного комитета С(ХР ио лчам ннцбртний и оглрытий13035, Москва, Ж 35, Раушскан иа 6, л 4,5Производственно-почнграфическопрелприятие, г. Ужпрод, 1 д. 1 роелтная, 4