Триггер

(19) 3 К 3/286 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ Оп ИЕ ИЗОБРЕТЕН ТОРСКОМУ СВИДЕТЕЛЬСТВУ23, И. И. Лавров В. Ястребов детельство СССР К 3/286, 1981. тельство СССР К 3/286, 1979. л.(57) Изобретение относит" и импульснои текнике и может быть ииользовано и микро. электроннык системак цифровой автоматики и вычислительной техники. Цель изобретения -- уменьшение иотребляемой моино- ти триггера. Устройство содержи г транзисторь 1 второго тина нроводимоти 2, , 9, 12 Для достижения поставленной пли и устрой ство введены резистор 14 и новые связи.1 иИзобретение относится к импульснойтехнике и предназначено для использованияв микроэлектронных системах цифровойавтоматики и вычислительной техники.Цель изобретения - уменьшение потребляемой мощности триггера.На чертеже представлена принципиальная электрическая схема триггера,Триггер содержит первый транзистор 1первого типа проводимости, база которого подключена к коллектору первоготранзистора 2 второго типа проводимости,эмиттер которого подключен к первой шине3 питания, а база - к общей шине иэмиттеру транзистора 1, первый коллекторкоторого подключен к первому выходу 4триггера, а второй коллектор - к базевторого транзистора 5 первого типа проводимости, первый коллектор которого подключен к базе транзистора 1, второй коллектор - к второму выходу 6 триггера, аэмиттер - к общей шине и базе второготранзистора 7 второго типа проводимости,эмиттер которого подключен к шине 3,а коллектор - к базе транзистора 5 и первому коллектору третьего транзистора 8 первого типа проводимости, эмиттер которогоподключен к базе третьего транзистора 9второго типа проводимости, коллектор которого подключен к первому входу 10 триггера и базе транзистора 8, второй коллектор которого подключен к базе четвертоготранзистора 11 первого типа проводимости, коллектор которого подключен к базетранзистора 1, а эмиттер - к базе четвертого транзистора 12 второго типа проводимости, эмиттеры транзисторов 8 и 11подключены к второму входу 13 триггера,а эмиттеры транзисторов 9 и 12 через резистор 14 - к второй шине 15 питания и третьему входу 16 триггера.Триггер работает следующим образом.Вход 1 О является информационным входом триггера (О-вход). Входы 13 и 16 используются в качестве входа синхросигнала(С-вход) и входа управления записьюинформации (Й-вход).Рассмотрим работу триггера, когда в качестве входа синхросигнала используетсявход 13, а в качестве входа управления -вход 16, и на все входы триггера сигналы подаются с вентилей, у которых выходом является открытый коллектор транзистора первого типа проводимости.Когда на входе 16 присутствует сигналлогической 1 (управляющий этим входомтранзистор закрыт), триггер работает в режиме разрешения записи информации. Записьновой информации в триггер производитсяпри подаче на вход 13 сигнала логического 0 (управляющий этим входом транзистор находится в режиме насыщения) .Так как базы транзисторов 9 и 12закорочены через управляющий транзисторна общую шину, то транзисторы 9 и 12 от 55 Уменьшение потребляемой мощности предлагаемого триггера достигается за счет отключения тока транзисторов 9 и 12 при значении сигнала логической 1 на входе 13, а также за счет сокращения количества вентилей типа И Л, крыты. При этом, если на входе0 присутствует сигнал логической , то транзистор 8 открыт, а токи его коллекторов обеспечивают закрывание транзисторов 5 и 11 ответвлением коллекторных токов транзисторов 7 и 12. На выходе 6 и на базе транзистора 1 устанавливается сигнал логической 1, транзистороткрывается, на выходе 4 и на базе транзистора 5 устанавливается сигнал логического 0.Пары транзисторов 1, 2 и 5, 7 соответственно работают как инжекционные вентили и образуют бистабильную ячейку.Токи транзисторов 2 и 7 задаютсяшиной 3 тока питания, Если на вход 10 подан сигнал логического 0, то коллекторный ток транзистора 9 ответвляется в управляющий входом 10 транзистор, транзистор 8 закрыт. Ток коллектора транзистора 12 поступает в базу транзистора 11, последний открыт, его коллекторный ток 20 ответвляет ток коллектора транзистора 2.Транзистор 1 закрывается, на выходе 4 и на базе транзистора 5 устанавливается сигнал логической 1. Транзистор 5 открывается, на выходе 6 и на базе транзистора 1 устанавливается сигнал логического 0.При поступлении на вход 13 сигналалогической 1 транзисторы 9 и 12 переходят в режим с оторванными базами, а транзисторы 1 и 8 -- в режим с оторванными эмиттерами, т. е. происходит закрывание транзисторов 8, 9, 11 и 12. Транзисторы 8 и 11 не влияют на состояние транзисторов 1 и 5. Так как транзисторы 8 и 9 закрыты, то информация с входа 1 О не влияет на- состояние транзисторов 1 35 и 5. Триггер из режима записи переходитв режим хранения информации.Запрет записи информации по входу 16осуществляется подачей на этот вход сигнала логического 0. При этом эмиттерный ток транзисторов 9 и 12, который равен удвоенному значению тока питания одного инжекционного вентиля (т. е. тока эмиттера транзистора 2 или транзистора 7) и задается резистором 4 и значением напряжения шины 15, ответвляется управляющимвходом 16, т. е. эмиттеры транзисторов 9 и 12 оказываются закороченными на общую шину, и транзисторы 9 и 12 при любом сигнале на входе 13 закрыты, базы транзисторов 8 и 11 обесточены, транзисторы 8 и 11 поэтому закрываются, и информацияс входа 10 не влияет на состояние транзисторов 1 и 5. Триггер хранит информациюю.Составитель А. ЯновТехред И. Верес Корректор А. Зимокосов Тираж 90Подписное Редактор О. ЮрковецкаяЗаказ 2529/54 В 1 ИИПИ Государственного комитета СССР по делам изобретении и открытий 13035, Москва, Ж - 35, Раушская. наб., д. 45 Гроизволственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4Триггер, содержащий первый транзистор первого типа проводимости, база которого подключена к коллектору первого транзистора второго типа проводимости, эмиттер которого подключен к первой шине питания, а база - к общей шине и эмиттеру первого транзистора первого типа проводимости, первый коллектор которого подключен к первому выходу триггера, а второй коллектор - к базе второго транзистора первого типа проводимости, первый коллектор которого подключен к базе первого транзистора первого типа проводимости, второй коллектор - к второму выходу триггера, а эмиттер - к общей шине и базе второго транзистора второго типа проводимости, эмиттер которого подключен к первой шине питания, а коллектор - к базе второго транзистора первого типа проводимости и первому коллектору третьего транзистора первого типа проводимости, эмиттер которого подключен к базе третьего транзистора второго типа проводимости, коллектор которого подключен к первому входу триггера и базе третьего транзистора первого типа проводимости, второй коллектор которого подключен к базе четвертого транзистора первого тирпа проводимости, коллектор которого подключен к базе первого транзистора первого типа проводимости, а эмиттер -- к базе четвертого транзистора второго типа проводимости, эмиттер которого соединен с 10 эмиттером третьего транзистора второготипа проводимости, а коллектор - с базой четвертого транзистора первого типа проводимости, эмиттер которого соединен с эмиттером третьего транзистора первого типа проводимости, отличающийся тем, что, с целью уменьшения потребляемой мощности, в него введены третий вход, вторая шина питания и резистор, при этом эмиттер третьего транзистора первого тина проводимости подключен к второму входу триг гера, а эмиттер третьего транзистора второготипа проводимости подключен к третьему входу триггера и через резистор к второй шине питания.