Устройство для цифровой обработки сигналов

(21) 3993475/24-09 (22) 23.12,85 (46) 07.05,87.Бюл. (72) Н.Л.Крыкина и (53) 681.32 (088,8) (56) Тоътпзепй М., Н Ап ИМОБ ппсгоргосез з 18 па 1 ргосезз 1 п 8. сошригег, чо 1, с Авторское свидет 9 1105899, кл. С 06 Н 03 Н 17/04, 1984.)1 17С.М. Фил в ГЕ М Но 1 ш Р.ог Гог апа 1 од1 ЕЕЕ Тгапз, опВ 2, РеЬгиагу,льство СССРР 15/332,ОВОЙ ОБРАБО ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ К АВТОРСКОМУ СВИДЕТЕЛЬСТ(54) УСТРОЙСТВО ДЛЯ ЦИФР ТКИ СИГНАЛОВ(57) Изобретение относится к радиотехнике. Цель изобретения - расширение функциональных возможностей эасчет обеспечения возможности работыв нелинейном режиме фильтрации.Устр-во состоит из управляющей и операционной частей, Первая из них состоит из генератора 1 тактовых импульсов, счетчика 2 адреса и блока 3 постоянной памяти; в котором заложен алгоритм работы всего устр-ва, а вторая часть, осуществляющая вычислениепо формулам - из мультиплексора 4,регистра сдвига (РС) 5, алгебраического накапливающего сумматора (АНС)6 и блока 7 оперативной памяти. Вкаждом цикле поступающий на вход 8информационный сигнал х(п) в РС 5сдвигается на несколько разрядов.Умноженный т.обр. на коэф. а( сигналпоступает на АНС 6, Затем иэ блока 7через мультиплексор 4 на РС 5 подается сигнал, который проходит по АНС6 без сдвига. Далее информация сдвигается РС 5, суммируется в АНС 6 снакопленным в нем результатом и записывается в блок 7, где хранитсясо следующего цикла. Затем по команде блока 3 в АНС 6 происходит сравнение полученного значения со значением сигнала на выходе 9. Результатсравнения в виде знакового разрядаразности поступает на адресный входблока 3, где происходит вычислениевыходного сигнала устр-ва по формуле.Результат записывается в блок 7 ипоступает на выход 9. 2 ил.1 130Изобретение относится к радиотехнике и может быть использовано в системах обработки и передачи дискретной информации, гидролокации и другой анв;аратуре, где используется цифровая фильтрация.Целью изобретения является расширение Функциональных возможностей устройства для цифровой обработки сигналов за счет обеспечения возможности работы в нелинейном режиме Фильтрации,На фиг.1 представлена структурнаясхема устройства для цифровой обработки сигналов; на Фиг, 2 - вид выходного сигнала устройства,Устройство для цифровой обработкисигналов содержит генератор 1 тактовых импульсов, счетчик 2 адреса,блок 3 постоянной памяти, мультиплексор 4, регистр 5 сдвига, алгебраический накапливающий сумматор 6, блок 7оперативной памяти, вход 8 и выход 9устройства для цифровой обработкисигналов,Устройство функционально можноразделить на две части: управляющуюи операционную. Управляющая частьсостоит из генератора 1 тактовых импульсов, счетчика 2 адреса и блока3, в котором заложен алгоритм работы всего устройства. Остальнаячасть устройства относится к операционной и состоит из мультиплексора 4, регистра 5 сдвига, алгебраического накапливающего сумматора бн блока 7 оперативной памяти. Операционная часть предназначена для вычислений по формуламу(и) = х (и) , + у (п) (1-Ы, ); (1)у(п) = у(п) (1 - о) ++ у(и) о, если у (и) -у (и) ),О,Таким образом, в результате описанных операций производится вычисление по формуле (1) значения у(и),которое по окончании вычислений поформуле (1) записывается в блок 7оперативной памяти и хранится там 5 до следующего цикла вычислений, Покоманде из блока 3 из блока 7 оперативной памяти вызывается сигналу(п) и подается через мультиплексор 4 и регистр 5 сдвига на вход ал О гебраического накапливающего сумматора 6. Затем из блока 3 подаетсяна управляющий вход алгебраическогонакапливающего сумматора б командана сравнение (вычитание) у (и) и 55 У(п). После сравнения величину(и) и у(п) на выходе алгебраического накапливающего сумматора6 вырабатывается команда на вычисление сигнала на выходе 9 по Формуле где х(п) у (п")сигнал на входе 8;сигнал на выходе 9 в предыдущем цикле вычислений;промежуточный результатвычислений, используемыйдля сравнения с сигналомца выходе 9;промежуточный результатвычислений, полученныйв предыдущем цикле вычислений;сигнал на выходе 9; уп) у (п) с, - коэффициент умножения;соответствующий постоянной времени фильтра 7;коэффициент умножения, 5 соответствующий постоянной времени фильтра ,причем Г ссьУстройство для цифровой обработки сигналов в каждом цикле вычисле О ний работает следующим образом,На вход 8 поступает информационный сигнал х(п), мультиплексор 4 покоманде из блока 3 передает его навход регистра 5 сдвига, где он сдвигается на 1 о 8 Ы, разрядов по команде блока 3, тем самым производитсяумножение х(п) сс Затем результатумножения поступает на вход алгебраического накапливающего сумматора б,предварительно обнуленного в началецикла вычислений, Затем из блока 7оперативной памяти через мультиплексор 4 на регистр 5 сдвига подаетсясигнал у(п), умножается на единицу, т,е. сдвига не происходит, и пос-.тупает на вход алгебраического накапливающего сумматора б, где суммируется с накопленным в нем результатом ЗСвычислений, Далее по команде с блока 3 происходит сдвиг информации врегистре 5 сдвига на 1 од с тактов,на выходе регистра 5 сдвйга получается произведение у(п) (, котороепоступает на вход алгебраического на капливающего сумматора 6 где происходит очередная операция суммирования (или вычитания).1309258 15 Составитель С.МузычукТехред М.Ходанич едактор И.Николайчук 1 илипенк Корре Заказ 1803/5 Тираж 902 ВНИИГ 1 И Государственного по делам изобретений 113035, Москва, Ж, Родни с но омитета СССРоткрытийшская наб.,роизводственно-полиграфическое предприятие, г.Ужгород, ул.Проектная(2) или (3), поступающая на дополнительный адресный вход блока 3, Этойкомандой является знаковый разрядразности у (п) -у(п) .Далее производятся вычисления поодной из формул (2) или (3) и в результате вычислений на выходе алгебраического накапливающего сумматора6 получается значение сигнала у(п),который записывается в блок 7 оперативной памяти и является сигналомна выходе 9.График представленный на фиг,2,показывает зависимости сигналов уи у 1,1Формула изобретения1Устройство для цифровой обработкисигналов, содержащее последовательносоединенные генератор тактовых импульсов, счетчик адреса и блок постоянной памяти, первый, второй, третий и четвертый выходы которого соединены с управляющими входами соответственно мультиплексора, регистрасдвига, алгебраического накапливающего сумматора и блока оперативнойпамяти, выход которого является выходом устройства для цифровой обработки сигналов, причем выход регистра сдвигасоединен с информационнымвходом алгебраического накапливающего сумматора, о т л и ч а ю щ е е с ятем, что, с целью обеспечения возможности работы в нелинейном режимефильтрации, выход алгебраического накапливающего сумматора соединен садресным входом блока постоянной памяти и с информационным входом блокаоперативной памяти, выход которогосоединен с первым информационным входом мультиплексора, второй информационный вход которого является входомустройства для цифровой обработкисигналов, а выход подключен к информационному входу регистра сдвига,