Аналоговое вычислительное устройство

(51)4 С 06 ЕННЫЙ КОМИТЕТ ССС ЗОБРЕТЕНИЙ ИОТНРЫ ГОСУД АРСПО ДЕЛ ОБРЕТЕНИ ИСАЙ У ержи оторогои второй 9 и ы, т ный связи,7 допол ды койства, еключа о гратоции 11 я сиг, а запересигналов(71) Харьковский политехнический институт им. В.И.Ленина(56) Авторское свидетельство СССР Р 868783, кл. С Об С 7/16, 1980.Авторское свидетельство СССР Р 1137485, кл. 6 06 0 7/16, 1981. (54) АНАЛОГОВОЕ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО(57) Изобретение относится к электрическим вычислительным устройствам и может быть использовано в ана логовых вычислительных машинах, Це" лью изобретения является расширение класса решаемых задач. Аналоговое вычислительное устройство со перемножитель 1, ко входам к подключены выходы первого 2 го 3 переключателей, основно дополнительные 10 интегратор тий переключатель 4, включен цепь отрицательной обратной первый 5, второй 6 и третий нительные переключатели, вхо торых являются входами устро четвертый дополнительный пер тель 8, включенный между вых ремножителя 1 и входами инте ров 9 и 10, блок синхрониза Работа устройства тактируетс калами блока синхронизации 1 время тактов осуществляется множение входных сигналов и обратной связи. 2 ил.(3) Изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах.Целью изобретения является расширение класса решаемых задач,На фиг, 1 изображена Функциональная схема аналогового вычислительного устройства; на фиг. 2 - вариант функциональной схемы интегратора.На чертежах обозначены перемножитель 1, первый, второй и третий переключатели 2-4, первый, второй, третий и четвертый дополнительные переключатели 5-8, основной интегратор 9, дополнительные интеграторы 10,10, блок синхронизации1, входы 12 1 12, 133, 1414 устройства, выход 5, дополнительные выходы 16 ,16 , масштабный резистор 17, формирователь импульсов 18, накопительный конденсатор 19, первый операционный усилитель 20, ключ 21, запоминающий конденсатор 22, второй операционныйусилитель 23, шина нулевого потенциала 24, информационный вход 25, тактовый вход 26, выход 27.Аналоговое вычислительное устройство работает следующим образом.Период работы состоит иэ и тактов, задаваемых блоком синхронизации11.,На время одного такта подвижныеконтакты третьего переключателя 4,первого, второго, третьего и четвертого дополнительных переключателей5-8 подключаются к соответствующимнеподвижным контактам, а в первом ивтором. переключателях 2 и 3 подвижные контакты поочередно подключаются к первому и второму неподвижнымконтактам,Возможны варианты управления переключателями, когда продолжительность замкнутого состояния соответствующих контактов третьего переключателя 4, первого, второго, третьего и четвертого дополнительных переключателей 5-8 во много раэ больше(или меньше) периода работы первогои второго переключателей 2 и 3,Удобно выбрать длительность тактов, равной периоду работы первогои второго переключателей 2 и 3, апродолжительность переключения их "одинаковой.Для устойчивой работы необходимообеспечить отрицательный знак обратной связи. 2Положим, что входные сигналы эавремя такта остаются постоянными.В первом такте к неподвижным контактам первого и второго переключателей 2 и 3 подключены сигналы совходов 12 , 13 14 и сигнал обратной связи с выхода 15. Установившийся режим работы буцет достигнуттогда, когда среднее значение на вы О ходе интегратора 9 за период работыпереключателей 2 и 3 станет равнымнулю; Отсюда срецнее значение сигналана выходе 15; срецние значения сигналовс входов 12 13, 14.Аналогичный вид сигналов будети на остальных выходах 16 16В случае, когда интегратор имеетбольную постоянную времени при от ключении его от источника входногосигнала напряжение на его выходене изменяется до следующего подключения. В этом случае можно к одномуиэ входов, например первого дополЗ 0 нительного переключателя 5 подключить сигнал с выхода 15, Тогда навыходе 1 б сигнал равен2Х У,У(2)с с 3.35 40 где Х ,У,д- сигналы с входов 1213 , 14Для повышения быстродействия иуменьшения пульсапий выходного сигнала в устройстве можно использо вать интегратор с тактируемым запоминанием, вариант Функциональнойсхемы которого приведен на фиг, 2.На первом операционном усилителе 20собран интегратор, к выходу которо го подключено устройство аналоговойпамяти, состоящее иэ ключа 21, запоминающего конденсатора 22 и повторителя на втором операционном.усилителе 23 Ключ 21 периодическизамыкается короткими импульсами,поступающими с выхода формирователяимпульсов 18. При сигналах постоянного тока тактирование осуществляется от блока синхронизации 11, аЗаказ 784/54 Тираж 673 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Иосква, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,4 при входных сигналах переменного тока - от одного из этих сигналов,Аналоговое вычислительное устройство можно использовать, например, в измерительном преобразователе ак 5 тивной мощности многофазных цепей.Для этого в качестве входных сигна.лов следует использовать токи и напряжения соответствующих фаз, а уравновешивание на каждом такте осуще ствлять произведением опорного сигнала на сигнал обратной связи. Длительность такта можно выбрать много меньшей периода входных сигналов, а тактирование интеграторов осуще ствлять с частотой сети, тогда среднее значение выходного сигнала за период сети будет равно активной мощности соответствующей фазы. Подав выходные сигналы на сумматор, полу чим суммарную активную мощность цепи. формула изобретенияАналоговое вычислительное устройство, содержащее перемножитель, к входам которого подключены выходы соответственно первого и второго переключателей, основной интегратор, выход которого является выходом устройства и соединен с первым информационным входом третьего переключателя, блок синхронизации, первый выход которого подключен к управляющим входам первого и второго переключателейо т л и ч а ю щ е е с я тем,что, с целью расширения класса решаемых задач, в него введены первый,второй, третий и четвертый дополнительные переключатели и п дополнительных интеграторов, причем выходыпервого и второго дополнительных переключателей подключены соответственно к первому и второму информационнымвходам первого переключателя,выход третьего дополнительного переключателя соединен с первыминформационным входом второго переключателя, к второму информационному входу которого подключен выходтретьего переключателя, выход перемножителя подключен к информационно"му входу четвертого дополнительного переключателя,.выходы которогосоединены с входами основного интегратора и и дополнительных интеграторов соответственно, выход каждогоиз и дополнительных интеграторовподключен к соответствующему информационному входу третьего переключателя, второй выход блока синхронизации подключен к управляющим входамтретьего переключателя и первого,второго, третьего и четвертого дополнительных переключателей, информационные входы первого, второго итретьего дополнительных переключателей являются соответствующими ин"Формационными входами устройства,выходы и дополнительных интеграторов являются дополнительными выходами устройства.