Устройство для имитации сбоев

9 4 " 06 Г 11 НИЯ 8 ИДЕТЕЛЬСТ ТОРСИ СУДАРСТЭЕННЫЙ КОМИТЕТ СО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ЛИСАНИЕ ИЗОБ 21) 3874956/24-2422) 22.038546) 15.03,87. Бюл. У 1072) Е.Я.Ваврук, Р,С.Лабяк,.А.Мельник и И.Г.Цмоць53) 681.3 (088.8)56) Патент США У 4308616,л. С 06 Р 11/22, опубл. 1981.Авторское свидетельство СССР1107126, кл. С 06 У 11/22, 1983,АЦИИ СБОЕВк цифрои мохетотки ипрограммнои обестойчивыхобретения трат. Дляо, содер"мяти,пер- коммутанты И и(54) УСТРОЙСТВО ДЛЯ ИМИТ(57) Изобретение относитсявой вычислительной техникбыть использовано для отраопределения эффективностиаппаратных средств контроляпечения надежности ЦВМ и уЦВМ с мазюритацией. Цель исокращение аппаратурных задостиаения цели в устройстхащее одноразрядный блок пвый и второй блоки памятитор, введены счетчик, элемэлемент задержки, 1 ил.56 1 12970Изобретение относится к цифровойвычислительной технике и может бытьиспользовано для отработки и определения эффективности программно-аппаратных средств контроля обеспечениянадежности ЦВМ и устойчивых ЦВМ смажоритацией.Цель изобретения - сокращение айпаратурных затрат,На чертеже приведена структурнаясхема устройства,Устройство содержит одноразрядныйблок 1 памяти, блоки 2 и 3 памяти,элемент 4 задержки, элемент И 5,счетчик 6, коммутатор 7, информационныйвход 8, управляющий вход 9, информационный выход 10 устройства.Устройство работает следующим образом.При отработке и проверке эффектив-ности аппаратно-программных средствобеспечения надежности ЦВМ к ЦВМвместо основной памяти подключаетсяустройство для имитации сбоев.Перед выполнением программы определяется поток сбоев, который долженимитироваться.Устройство позволяет имитироватьпроизвольное количество сбоев следующих типов: искажения одного или произвольного количества разрядов информации в одной ячейке блока памяти,искажения одного или произвольногоколичества разрядов информации вгруппе ячеек блока памяти. 35В блоке 2 памяти храняться программы, с которыми ведется работа.В соответствующие адреса блока 3 памяти записывается информация с внесенными искажениями, В ячейки блока ф3 памяти, в которые вносятся искажения, записывается "1".По сигналу начальной установки(на чертеже не показан) счетчик 6устанавливается в нулевое состояние.При поступлении из ЦВМ адреса навход 8 происходит одновременное счи"тывание информации по данному адресув блоках 1 и 2 памяти, и по адресу,сформированному на счетчике 6, изблока 3 памяти.При "1" на управляющем входе коммутатора 7 на вход 10 проходит информация с блока 3, при "0" - с блока 2,При поступлении первогоискаженного" адреса на управляющий вход коммутатора поступает "1", разрешая прохождение информации с блока 3 памяти, Эта "1" задерживается элементом 4 задержки и по сигналу управления на входе 9 устройства через открытый элемент И 5 содержимое счетчика 6 увеличивается на "1". Время задержки элемента 4 задержки должно быть больше времени реакции программноаппаратных средств контроляЦВМ,/ Таким образом, в блоке памяти 3искаженная информация подготавливается наперед Информация с выхода 10поступает в ЦВМ, В одном случае вЦВМ поступает искаженная информация,а в другом . - неискаженная, Искажениядолжны быть обнаружены программноаппаратными средствами контроля ЦВМс соответствующей реакцией,Формула изобретения Устройство для имитации сбоев,содержащее одноразрядный блок памяти,первый и второй блоки памяти и коммутатор, причем информационный входустройства соединен с адресными входами первого блоха памяти и одноразрядного блока памяти, выходы которыхсоединены соответственно с управляющими и первым информационным входамикоммутатора, информационный выходвторого блока памяти соединен с вторым информационным входом коммутатора, выход которого является информационным выходом устройства, о т л и -ч а ю щ е е с я тем, что, с цельюсокращения аппаратурных затрат, вустройство введены счетчик, элементИ и элемент задержки, причем выхододноразрядного блока памяти черезэлемент задержки соединен с первымвходом элемента И, вход опроса имитации сбоя устройства соединен с вторым входом элемента И, выход которого соединен с счетным входом счетчика, информационный выход счетчикасоединен с адресным входом второгоблока памяти,1297056 едактор Т.Парфенова Техред М.Ходанич орректор М.Демч аказ 7 2/52 Тираж 673.ВНИИПИ Государственного.по делам изобретений13035, Москва, Ж, Рауш Подпис а СССР ми ий отк ая наб., д. 4 ород, ул. Проектн Производственно-полиграФическое предприятие