Устройство коммутации абонентских линий

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК1277434 11 4 Н 04 6 11/О ОПИСАНИЕ ИЗОБРЕТЕНИ ВТОРСКО ВИДЕТЕЛЬСТВУ дена Тр лектрот М. Ю. Т ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(71) Московский орудовогоКрасного Знамени э ехническийинститут связи(56) Патент США М 428619,кл. Н 04 Я 11/04, 1981,Статья "МКгогесЬпегдез 1 епег 1 егУегшх 111 ипдзшойц 3. пасй йеш ЕеЫех 1 ипдзргхпкхр", Н. Ре 1 азсЬ, "Регпше 3.йеСесЬпЫс", 21. 1981, Н, 1, 8-10.(54) УСТРОЙСТВО КОММУТАЦИИ АБОНЕНСКИХ ЛИНИЙ(57) Изобретение может быть использовано в автоматических цифровыхкоммутационных системах с микропроцессорным управлением. Цель изобретения - сокращение.:времени установ- о ления соепинения абонентских линии. Устройство содержит коммутационное поле (КП) 2 фи узел 1 управления, состоящий из элемента 3 памяти, двух буферных регистров 4 и 5, клапана 6, генератора 7 тактовых импульсов, двоичного счетчика 8 адреса, коммутатора (К) 9, блока 10 памяти (БП) и дешифратора 11. Информация с выхода счетчика 8 через К 9 поступает на адресные входы БП 10, обеспечивая последовательное считывание информации из всех ячеек памяти. Для осуществления записи информации в БП 1 О, на его вход записи подается сигналс с выхода клапана 6. С выходов БП 10 щ информация поступает в дешифратор 11, который управляет работой электронных ключей в КП 2. Цель достигается введением клапана 6 и К 9, с помощью которых уменьшается время доступа к ячейкам БП 10. 1 ил.ходное состояние. 40 45 50 55 Изобретение относится к связи иможет быть использовано в автоматических цифровых коммутационных системах с микропроцессорным управлением.Цель изобретения - сокращение времени установления соединения абонентских линий путем уменьнения временидоступа к ячейкам блока памяти.На чертеже приведена структурнаяэлектрическая схема устройства коммутации абонентских линий.Устройство коммутации абонентскихлиний содержит узел 1 управления,коммутационное поле 2, Узел 1 управ ления содержит элемент 3 памяти, первый и второй буйерные регистры 4 и 5,клапан 6, генератор 7 тактовых импульсов, двоичный счетчик 8 адреса,коммутатор 9, блок 10 памяти, денийратор 11,Устройство коммутации абонентских линий работает следующим образом.Узел 1 управления служит для распределения управляющих сигналов между различными точками коммутации; коммутационное поле 2 - для коммутации абонентских линий, первый и второй буйерные регистры 4 и 5 - для запоминания инйормации, поступающей от микропроцессора; элемент 3 памя" ти - для записи контрольного бита, выдача которого через клапан 6 с инверсным входом разрешает считывание инйормации из первого и второго буйерных регистров 4 и 5 и запись ее в блок 10 памяти, генератор 7 тактовых импульсов - для управления работой дешийратора 11, клапана б, двоичного счетчика 8 адреса, коммутатора 9; двоичный счетчик 8 адреса - для последовательного считывания инФормации из блока 10 памяти; коммутатор 9 - для подключения к одному и тому же входу блока 10 памяти выходов первого буйерного регистра 4 и двоичного счетчика 8 адреса; блок 10 памяти - для хранения инйормации об установленных соединениях в коммутационном поле 2; дешифратор 11 - для дешийрации двоичной информации из блока 10 памяти и посылки управляю-. щего сигнала к соответствующим точкам коммутации коммутационного поля 2.Под действием импульсов генератора 7 тактовых импульсов переключается двоичный счетчик 8 адреса и инФормация с его выхода через коммута 5 10 15 20 25 30 35 тор 9, вход которого стробируетсяимпульсами генератора 7 тактовых импульсов, поступает на первые адресные входы блока 10 памяти, обеспечивая тем самым последовательное считывание инйормации из всех ячеек памяти. С выходов блока 10 памяти инйормация поступает на входы денийратора 11, При наличии на стробирующем входе денийратора 11 сигнала от генератора 7 тактовых импульсов на соответствующем выходе депифратора 11 появляется импульс, который управляет работой электронных ключей в коммутационном поле 2.При необходимости установить новое соединение микропроцессор записывает во второй буферный регистр 5 номер абонента, а в первый буйерный регистр 4 - номер временной последо вательности, которая предоставляется этому абоненту. Контрольный бит, сигнализирующий и возможности произведения считывания инйормации из первого и второго буйерных регистров 4 и 5, записывается в элемент 3 памяти. Сигнал с выхода элемента 3 памяти подготавливает к открыванию клапан 6, который открывается при отсутствии на его инверсном входе сигнала от генератора 7 тактовых импульсов. Сигнал с выхода клапана 6 подается на вход записи блока 10 памяти для осуществления записи в него информации, на входы первого и второго буйерных регистров 4 и 5 для осуществления считывания из них информации и на вход "Установка О" элеМента 3 памяти, возвращая его в исТаким образом, перезапись информации из второго буферного регистра 5 в блок 1 О памяти происходит по адресу, записанному в первом буйерном регистре 4 между моментами считывания из блока 10 памяти, При этом запись новой инйормации в буферные регистры 4 и 5 может быть произведена сразу же после считывания предыдущей информации в блок 10 памяти. Максимальное время задержки записи информации в блок 10 памяти равно длительности тактового импульса. Формула изобретения Устройство коммутации абонентскихлиний, содержащее коммутационное поЗаказ 6763/59 тираж 624 ВНИИПИ Государственного, комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Подписное Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 ле, к входам которого подключены выходы узла управления, состоящего изпервого и второго буферных регистров,элемента памяти, генератора тактовыхимпульсов, двоичного счетчика адреса, блока памяти и дешифратора, кстробирующему входу которого и входудвоичного счетчика адреса подключенвыход генератора тактовых импульсов,при этом выходы второго буферногорегистра подключены к входам данныхблока памяти, выходы которого подключены к входам дешифратора, выходыкоторого являются выходами узла управления, о т л и ч а ю щ е е с ятем, что, с целью сокращения времениустановления соединения абонентских линий путем уменьшения времени доступа к ячейкам блока памяти, в неговведены клапан и коммутатор, выходыкоторого подключены к адресным вхо дам блока памяти, к входу записи которого и входам элемента памяти,первого и второго буферных регистровподключен выход клапана, к прямомувходу которого подключен выход эле 1 о мента памяти, при этом выход генератора тактовых импульсов подключен кинверсному входу клапана и стробирующему входу коммутатора, к первым ивторым входам которого подключены 1 соответственно выходы двоичного счетчика адреса и первого буферного регистра.