Устройство для сокращения избыточности информации

.8)идет08 С СР 83 ьство9/28,ваИЗБЫГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИ К АВТОРСКОМУ) УСТРОЙСТВО ДЛЯ СОКРА 1 ЦЕ 1НОСТИ ИНФОРМАЦИИ БРЕТЕНИ(57) Изобретение относится к телеметрии и позволяет повысить достов ность сокращенной информации за сч использования цифрового элемента п мяти (регистра) существенных отсче тов. Устройство работает по алгори му предсказателя нулевого порядка содержит блок сравнения, Аормиро тель модели сигнала, блок управлен и ключ. Изобретение дополнительное авт.св. Р 1100634. 1 ил.Изобретение относится к телеметрии,Целью изобретения является повышение достоверности сокращенной инФормации, 5На чертеже представлена функциональная схема устройства,Схема включает блок 1 сравнения,выполненный на элементе 2 сравненияи пороговом элементе 3, формирователь 4 модели сигнала, выполненныйна аналого-цифровом преобразователе5, элементе 6 задержки, регистре 7памяти и цифроаналоговом преобразователе 8, ключ 9 и блок 10 управления, выполненный на триггерах 11 и12, элементах 13 и 14, И, элементах15 и 16 задержки и Формирователе 17импульсов,Устройство работает следующим образом.Сигнал от датчика поступает наинформационный вход устройства (напервый вход элемента 2 сравнения ивход преобразователя 5), на второй 25вход элемента 2 сравнения поступаетсигнал с выхода преобразователя 8,Сигнал с выхода преобразователя 8имеет амплитуду, соответствующую амплитуде последнего переданного существенного отсчета. При несовпаденииамплитуд сигналов элемент 2 сравнения выдает сигнал несовпадения, Подостижении сигналом с выхода элемента 2 величины, превышающей порогсрабатывания порогового элемента 3(порог срабатывания устанавливаетсяисходя из требуемой погрешности апроксимации измеряемого сигнала), последний выдает сигнал, который, прой 40ря через элемент 13 И, поступает на1вход формирователя 17. Формирователь17 по переднему Фронту сигнала высокого уровня, поступившего на его вход,Формирует импульс, который с выхода 45формирователя 17 поступает на входтриггера 11, управляющий вход преобразователя 5 и вход элемента 6 задержки, При этом на выходе триггера11 устанавливается низкий нулевой потенциал, запрещающий прохождение сигнала с выхода блока 1 через элемент13 И, преобразователь 5 образует амплитуду сигнала, действующего на егоинформационном входе, в двоичный код.Цифровой сигнал с выхода преобразователя 5 поступает на входы регистра 7памяти, Импульс, поступивший на вход элемента 6 задержки, через время задержки, достаточное для окончанияцикла преобразования аналогового сигнала в цифровой в преобразователе 5,с выхода элемента 6 задержки поступает на управляющий вход регистра 7и раэрешает запись в него цифровогосигнала. Цифровой сигнал с выхода регистра 7 поступает на вход преобразователя 8, который преобразует егов аналоговый сигнал, амплитуда которого с заданной точностью соответствует амплитуде существенного отсчетасигнала датчика. Одновременно импульсс выхода элемента 6 задержки поступает на выход устройства (выдается команда об окончании интервала дискретизации) и на вход элемента 15 задержки, Импульс с выхода элемента 15задержки поступает на входы триггеров 11 и 12. Триггер 11 устанавливается в исходное единичное состояние,а триггер 12 - в нулевое состояние.На выходе триггера 12, соединенном свходом элемента 13 И устанавливается низкий (нулевой) потенциал, запрещающий прохождение сигнала от блока 1 через элемент 13 И до тех пор,пока не появится значение нового существенного отсчета,Одновременно на выходе триггера 12соединенном с входом элемента 14 И,устанавливается высокий потенциал,который разрешает прохождение тактовых управляющих импульсов черезэлемент 14 И, Первый тактовый импульспроходит через элемент 14 И на входэлемента 16 задержки, управляющийвход ключа 9 и выход устройства (признак считывания информации существенного отсчета). Ключ 9 открывается и сигнап с выхода преобразователя 8 выдается на выход устройства.Тактовый импульс с выхода элемента14 И, пройдя через элемент 16 задерж"ки, устанавливает триггер 12 в исходное единичное состояние,После этого цикл работы устройства повторяется. Таким образом, в регистре 7 записанная кодовая комбинация сигналов может храниться долго и уровень сигнала на выходе преобразователя 8 с течением времени не изменяется, что обеспечивает исключение ложных существенных отсчетов измеряемого параметра, фиксируемых .прототипом, и65 Составитель М,Никуленков Техред М.Ходанич Редактор А.Гулько Корректор М.Самборска Зак 6670/45 ВНИИПИ по 113035, Тираж 515осударственного комитета СССелам изобретений и открытийсква, Ж, Раушская наб., д ПодписноР.Производственно-полиграфическое предприятие, г.Ужгород, ул, Проектная,3 12771повышает достоверность сокращеннойинформации. Формула изобретения Устройство для сокращения избыточности информации по авт,св. Р 1100634, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности, формирователь модели сигнала содержит аналого-цифровой преобразователь, ре О гистр, цифроаналоговый преобразователь и элемент задержки, выходы аналого-цифрового преобразователя соединены с соответствующими информационными входами регистра, выходы кото рого соединены с соответствующимивходами цифроаналогового преобразователя, объединенные управляющий входаналого-циФрового преобразователя ивход элемента задержки и информационный вход аналого-цифрового преобразователя являются соответственно первым и вторым входами формирователямодели сигнала, выход цифроаналоговогопреобразователя является первым выходом формирователя модели сигнала, выход элемента задержки соединен с управляющим входом регистра и является вторым выходом формирователя модели сигнала.