Тактируемый -триггер

.А,мы н бласти ть ис -ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ ОПИСАНИЕ ИЗОБРЕ А ВТОРСНОМУ СВИДЕТЕЛЬСТВ(54) ТАКТИРУЕМЫЙ КБ-ТРИГГЕ 7) Изобретение относитсяпульсной техники. Может пользовано в качестве базового элемента памяти двоичного триггерапри построении триггерных систем вцифровых устройствах. Целью изобретения является повышение надежности устройства. В устройство, содержащее бистабильную ячейку на инверторах1 и 2 на МДП-транзисторах, К-вход 9,Б-вход 1 О, Т-вход 11, шины; 12 питания, 13 общую, МДП-транзисторы, длядостижения цели путем сокращениячисла используемых активных элемен.тов-транзисторов, введены новые связи. В материалах изобретения рассмотрены различные режимы работытриггера. Работа схемы представленав виде таблицы. 1 ил, 1 табл;267590 10 15 1 1Изобретение относится к импульсной технике и может быть использовано в качестве базового элемента памяти - двоичного триггера - при построении триггерных систем в цифровых устройствах.Целью изобретения является повышение надежности устройства путемсокращения числа используемых активных элементов - транзисторов,На чертеже приведена электрическая принципиальная схема тактируемого КЯ-триггера,Устройство содержит бистабильную ячейку на первом и втором инверторах 1 и 2 на МДП-транзисторах, первый, второй и третий ИДП-транзисторы 3,.4 и 5 с каналами р-типа,первый, второй и третий МДП-транзисторы 6, 7 и 8 с каналами и-типа. Затворы первого транзистора 3 с каналами р-типа и первого транзистора 6с каналами и-типа соединены с являются К-входом 9, затворы третьеготранзистора 5 с каналами р-типаи третьего транзистора 8 с каналамип-типа соединены и являются Я-входом 10, затворы второго транзистора 4 с каналом р-типа и второго транзистора 7 с каналом и-типа соединеныи являются Т-входом 11, истоки первого и третьего транзисторов 3 и 5 сканалом р-типа соединены с шиной 12питания, исток второго транзистора 7с каналом п-типа соединен с общей шиной 13, стоки первого и второго транзисторов 3 и 4 - с каналом р-типа,цепи питания первого и второго инверторов 1 и 2 соединены последовательно соответственно между стоком первого транзистора 3 с каналами р-типаи общей шиной 13, исток второго транзистора 4 с каналом р-типа соединенсо стоком третьего транзистора 5 сканалами р-типа, стоки первого итретьего транзисторов 6 и 8 с каналами и-типа соединены соответственно с выходом первого и второго инверторов 1 и 2, сток второго транзистора 7 с каналами п-типа и истокипервого и третьего транзисторов 6 и 8с каналами п-типа соединены вместе.Тактируемый КЯ-триггер работаетследующим образом. 20 У.5 30 35 40 45 50 зисторов 1 и 2, а транзистор 7 закрывается, отключая истоки п-каналь -ных транзисторов 6 и 8 от шины питания 12, Триггер переходит в режимхранения предыдущего состояния,т.е, на прямом выходе Я установитсяпотенциал Яа на инверсном выходе- Ц. В этом режиме состояние триггера не зависит от сигналовна установочных входах 9 (Я) и 10(К) эа исключением одновременной подачи на них логической "1" (эта комбинация является запрещенной для триггера, так как через открьггые транзисторы 6 и 8 соединяются прямой Ч и инверсный ( вьгходы, т.о.обязательно условие КфЯ Ф 1)При подаче на тактирующий вход 11 логической "1" транзистор 4 закрываются, а транзистор 7 открь:вается, соединяя истоки транзисторов 6 и 8 шиной питания 12, а при подаче на Я-вход 10 логической "1", а на вход 9 логического "О" открываются транзисторы 3 и 8, транзисторы 5 и 6 закрываются. Исток р-канального транзистора инвертора 2 окажетсяотключенным от шины 12, а на вход инвертора 1 у которого исток р-канального транзистора соединен через транзистор 3 с шиной питания 12, подаетсялогический "0" через открытые транзисторы 8 и 7. На выходе 1 установится потенциал логическая 1, а на выходе Я - логический 0.Аналогично в режиме Т=1 при подаче на вход 9 (К) логической " 1", а на вход 10 (Я) логического "Он открыты транзисторы 5, 6 и 7, а транзисторы 3, 4 и 8 эакрьгты, На выходах Я и Я установятся соответственно логический "0" и логическая ."1 .При Т=1 и К=Я=О эакрьггы транзисторы 4, 6 и 8, а транзисторы 3, 5 и 7 открыты и триггер переходит в режим хранения предыдущего состояния, При Т=1 одновременная подача на установочные входы сигнала логическая "1" запрещена, т.е, в этом режиме также В. Я Ф 1.Таким образом, работу схемы можно представить в виде следующей таблицы.55 При поступлении на тактирующий вход 11 триггера сигнала логического "О" транзистор 4 открывается, соединяя истоки р-канальных транФормула изобретения Тактируемый КЯ-триггер, содержащий бистабильную ячейку на первом1267590 Выходы Состояние транзисторов Входы 9 10 0 0 0 х х 0О ООткрытый транзистор;закрытый транзистор;запрещенное состояние Составитель А. КабановРедактор А. Гулько Техред И,Попович Корректор М. Максимишинец Заказ 5831/56 Тираж 816 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 и втором инверторах на МДП-транзисто- .рах, первый, в 1 орой и третий МДПтранзисторы с каналами р-типа, первьй, второй и третий МДП-транзисторыс каналом п-типа, затворы первого 5транзистора с каналом р-типа и первого транзистора с каналом и-типа соединены и являются К-входами, затворытретьего транзистора с каналом р-типа и третьего транзистора с каналом Ои-типа соединены и являются Я-входом,затворы второго транзистора с каналомр-типа и второго транзистора и-типасоединены и являются Т-входами, истоки первого и третьего транзисторов с 15каналом р-типа соединены с шиной питания, исток второго транзистора сканалом п-типа соединен с общей шиной, стоки первого и второго транзисО О О О О 1 О 1 О О 1 1 1 О О 1 О 1 торов - с каналом р-типа, о т л ич а ю щ и й с я тем, что, с цельюповышения надежности, цепи питанияпервого и,второго инверторов бистабильной ячейки подключены соответственно к стоку первого транзистора сканалом р-типа и общей шиной и стокутретьего транзистора с каналом р-типаи общей шиной, исток второго транзистора с каналом р-типа соединенсо стоком третьего транзистора с каналом р-типа, стоки первого и третьего транзисторов с каналом и-типасоединены с выходом соответственнопервого и второго инверторов бистабильной ячейки, сток второготранзистора с каналом и-типа и истоки первого и третьего транзисторовс каналом и-типа соединены вместе.