Ограничитель

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 119) (11) 4 06 С 7/2 В(;ГГ САНИЕ ИЗОБРЕТЕНИ ЛЬСТВУ Н АВТОРСКОМУ ГРАНИЧИТЕЛ(57) Изобретение относится к говой вычислительной технике технике и может быть использовано в различных устройствах радиоэлектроники, автоматики и вычислительной техники. Цель изобретения - повышение быстродействия. Повышение быстродействия достигается за счет подключения ключевого транзистора к вхо ному дифференциальному каскаду операционного усилителя, что позволяет а налои радио ый униН.Чуя ССР82.Р7. не у читы ват ь вр емя задержки п ер е клчения остальных каскадов операционого усилителя при переходе из ли неиногораничени ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(71 ) Белорус ский ордена ТрудоКрасного Знамени государственверситет им. В.И.Ленина444 2жению Пна входе 4 задания опоре.ого напряжения, езходной транзистор операционного усилителя открываетсяи на выходе 5 ограничителя отслежеедается напряжение 1267 теле.Ограничитель (фиг. 1) содержит 15операционный усилитель 1 (ОУ) ключевой транзистор 2, информационныйв:ох 4 зядчееее 5 еопорного напряжения, выход 5 ограничигелн; на фиг, 2 изображенная мо,еее двухесяскядного операционногоусе нетеля содержит УА-каскад усиле.хяезштудье, ЭП-эьиттерньей повто"ыг с ее Первый б и второй 7 транзиса оры входного дифференциального кас -;ада гервый 8 и второй 9 транзисторы динамичс:.ской нагрузки, генера -Есор 10 тока,Огран;ечитее.ь работает следуюпеимобр:.езом, 3011 исход ео Й со ст оя ееиее при отсутстезееи сеегееа.ея на входе 3 транзисторОУ 1 .закрыт, ключевой транзистор 2открыт, так как на базе входноготранзистсра ОУ присутствует отрица-тельное напряжеееие входа 4 заданияопорного напряжения а ня ба.е ключевого транзистора 2 - нугеевой потенциал. При этом функции шсодного транТаким образом "остигается . олозистора операпионного усилителя вьг фо жительный эффект за счет повышенияполняет транзистор 2 и на выходе 5быстродействиях которое в три разяограничителя отслеживается нулевоипревьппает быстродействие известногопотенциал, При появлении па информационном входе 3 ограничителя сигнала 11положительной полярности с 45 ,ьлюбой амплитудой либо сигнала отрицательной полярности с амплитудой,меныпей чем напряжение на шине опорного напряжения, входной транзисторОУ 1 остается в закрытом состоянииа транзистор 2 открываете ограничитель работает в линейном режиме,. при -чем напряжение на выходе 5 равно где , - ьремя переключения транзистора. Ограееичитель, с:одержаший операционный усилительх ка первом и втором транзисторах входного дифференциального каскада, базы которых являются соответственно прямым и еенвертируеошим входами операесионного усилителя, и ключевой транзистор, о т л и ч яю щ и й с я тем, что, с целью упрошения и повышения быстродействия, эмиттер и коллектор ключевого транзистора подключены соответственно к эмиттеру и коллектору первого траньых вхПри появлении на входе 3 ограничителя входного напряжения отрицательной полярезости равееого езяпря Изобретение относится к аналоговой вычислительной технике и радиотехнике и может быть использовано з различных устройствах радиоэлектроники, автоматики, вычислительной техники.Цель изобретения - повьлпение быстродействия,На фиг, 1 предстаьлена функциональная схема ограничителя; на фиг, 2 - 1 О вариант структурной схемьеограничителя, иллюстрируюпеий его выполнение на двухкаскадном операционном усилиПри дальнейшем росте входного напряжения в отрица" ельную сторону ключевой тр ензистор 2 закрывается сграничитель переходит в режим ограничения входного напояжения на уровне,равном П При э. ом на выходе ограничителя постоянно поддерживаетсянапряжение П,щ,Быстродействие ограничителя опре -деляется временем задержки, необходиьеьем дпя переклеоеения ограничителяиз линейного режима пропускания входного сигнала в режим ограничения или,наоборот, из режима ограничения врежим пропусканияКак показано ранее, в данном ограничителе для коммутации в линейномрежиме работы транзистор 2 подключается вместо входного транзистораОУ 1, который выполняет свои функциив ОУ 1 в режееме ограееичешея входногосигееяла, Прее этом остальные каскадыОУ не принимают участия в процессекоммутации)1 оэтому время задержкиперектпочсния для данного ограничителязистора входного дифференциальногокаскада операционного усилителя, прямой и инвертирующий входы операционного усилителя подключены соответственно к входу задания опорного напря -/Х Составитель Н. Зайцевк Техред Л. Олейник Корректор В.Синицкая Редактор Н,Сл ПодписноеСР аказ 630 комитета Соткрытии ВНИИПИ по д 3035, ая на ул. Проектная, 4 иятие, г. Ужг нно-полиграфическо Произв о Тираж 671 осударственного ам изобретений сква, Ж, Рау 1267444 4желия ограничителя и к выходу операционного усилителя, соединенному с выходом ограничителя, база ключевого транзистора подключена к информционному входу ограничителя.