Устройство для определения знака разности фаз

/О 4 ОПИСАНИЕ ИЗОБРЕТЕНИЯ ВТОРСКОМУ СВИ ЬСТВ(2 9 Вальшо СССР1977.СР1983,ИЯ ЗНАКА тельство К 25/00, льство С Н. 25/00 ОПРЕДКЛ 1. спользот бытьприбора сисОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ 1) 3822649/24-21(54) УСТРОЙСТВО ДЛЯРАЗНОСТИ ФАЗ(57) Изобретение можвано в измерительных темах. Цель изобретения - обеспечение определения устойчивого определения знака разности фаз в. случае приближенного равенства значений фа входных сигналов. Устройство содержит формирователи 1,2 и 3 импульсов сумматор-вычитатель 8 и генератор 1 импульсов. Введение триггеров 4 и 5 и блоков 6 и 7 преобразования вре-. менной интервал-код с образованием новых связей позволяет исключить не устойчивый сигнал на выходе устройс ва и,. следовательно, повысить досто верность результата измерений. 1 ил1265642 2рактеризиющие начало отсчета фазового сдвига, сбрасывают счетчики блоков 6 и 7 преобразования временнойинтервал - код и переключают в еди 5 ничное состояние триггеры 4 и 5, которые открывают прохождение импульсов от генератора 10 импульсов черезэлементы И блоков 6 и 7 преобразования временной интервал - код.10 С поступлением импульСов от Формирователей 1 и 2 импульсов на вторыевходы триггеров 4 и 5, эти триггерыпереходят в нулевое состояние и закрывают прохождение импульсов через15 элементы И соответствующих блоков6 и 7 преобразования временной интервал - код, при этом на счетчикахблоков 6 и 7 Формируются коды, определяющие сдвиги по Фазе сигналов на20 первой и второй входных клеммах 11и 12 по отношению к опорному сигналуна третьей входной клемме 13Эти коды с выходов блоков 6 и 7преобразования временной интервал -25 код поступают на входы сумматора-вычитателя 8 ,где вычисляется их разность. Сигнал с выхода знакового с разряда сумматора 8 поступает на выходную клемму 14 и характеризует30 знак разности фаз входных сигналов.Для обеспечения надежной работыустройства анализируется Мд разности фаз с выхода сумматора 8 на близость его нулю. В случае, если кодразности больше нуля на величину неболее 8 , этот код. содержит нули вовсех разрядах, кроме ш младших разирядов, где Изобретение относится к измерительной технике и .может быть использовано в измерительных приборах и.системах.Цель изобретения - обеспечение устойчивого определения знака разности Фаз в случае приближенного ра-. венства значений Фаз входных сигналов.На чертеже приведена схема устройства.Устройство содержит формирователи 1 - 3 импульсов, триггеры 4 и 5, блоки 6 и 7 преобразования временной интервал - код, сумматор-вычитатель 8, элемент 9 равнозначности, ге нератор 10 импульсов, входные клеммы 11 - 13 и выходные клеммы 14 и 15 Входы формирователей 1 - 3 импульсов соединены с входными клеммами 11-13 соответственно, выходы формирователей 1 и 2 импульсов соединены с первыми входами триггеров 4 и 5 соответ ственно, вторые входы которых соединены с выходом формирователя 3 импульсови первыми входами блоков 6 и / преобразования временной интервал код, вторые входы которых соединены с выходами триггеров 4 и 5, третьи входы вс выходом генератора 10 импульсов, группы выходов соединены с группами первых и вторых входов сум" ,матора-вычитателя 8, первый выход ко второго соединен с первой входной: клеммой 14, а группа информационных выходов - с группой входов элемента 9 равнозначности, выход которого сое . динен с выходной клеммой 15. Блоки 6 7 преобразования временной интервал - код содержат элемент И и счетчик, при 40 этом входы элемента И соединены с г вторыми и третьими входами блоков 6 и 7 преобразования временной интервал - код, а выход - со счетным входом счетчика, вход сброса которого соединен с первыми входами блоков 6 .и 7 преобразования временной интервал - код, а выходы - с выходами блоков 6 и 7.Устройство работает следующим образом.На первую и вторую входные клеммы 11 и 12 поступают сигналы, знак .разности фаз которых необходимо определить, на третью входную клемму 13 поступает опорный сигнал, задающий начало отсчета Фазового сдвига, Импульсы Формирователя 3 импульсов, ха 2 68, ш с 1 о 8 3.В случае, если код разности меньше нуля на величину не более 3 этот код содержит единицы во всех ,разрядах, кроме ш младших разрядов.1 Старшие (и-ш) разрядов кода разности (и - число разрядов кодов Фазовых сдвигов) с второго выхода сумматора 8 поступают на вход элемента 9 равнозначности, единичный сигнал на выходе которого характеризует приближенное равенство аналжзируемых фазовых сдвигов. Этот сигнал поступает на вторую выходную клемму 15: при нулевом значении этого сигнала используется сформированное значение знака разности фаз, а при единичном значении этого сигнала используется значение знака разностиСоставитель М. КатановаТехред М.Ходанич Корректор И. Муска Редактор Н. Яцола Заказ 5657/4 Ь Тираж 728 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва,Ж, Раушская наб д, 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 3 12656 фаз, полученное при предыдущем анализе. Сказанное предполагает, что результат анализа знака разности должен быть в общем случае переписан в запоминающий элемент, подключенный к выходной клемме 14 только в случае, если сигнал на выходе элемента 9 равнозначности имеет нулевое значение.Таким образом, использование дополнительного анализа результата из мерения разности фаз входных сигналов позволяет исключить неустойчивый сигнал на выходе устройства.и, следовательно, повысить достоверностьрезультата измерений. 15 Формула изобретения Устройство для определения знака разности фаз, содержащее .первый, второй и третий формирователи импульсов, генератор импульсов и сумматор-вычитатель, при этом первая, вторая и третья входные клеммы устройства соединены с входами соответствующих формирователей импульсов, о т.л. и ч а ю 42 4,щ е е с я тем, что, с целью повышения достоверности определения знакаразности фаз в случае приближенногоравенства значений фаз Входных сигналов, в него введены два триггера,два блока преобразования временнойинтервал - код и элемент равнозначности, при этом выходы первого и второго формирователей импульсов соединены с первыми входами триггеров,вторые входы которых соединены с выходом третьего формирователя импульсов, а выходы - с первыми входамиблоков преобразования временной интерват - код, вторые входы которыхсоединены с выходом генератора импульсов, третьи входы - с выходомтретьего формирователя импульсов,а группы выходов - с группами первыхи вторых входов сумматора-вычитателя, первый выход которого соединен спервой выходной клеммой устройства,а группа информационных выходов соединена с группой входов элемента рав означности, выход которого соединенс второй выходной клеммой устройства.