Операционный усилитель

) и ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ 4 АВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Патент США В 4274060, кл. Н 03 Г Э/45, опублик, 1981.Каталог интегральньм микросхем "Маз 1 ег", 7. 2, р. 2636, 1982. (54) ОПЕРАЦИОННЫЙ УСИЛИТЕЛ (57) Изобретение относится к радиотехнике. Цель изобретения - расширение области рабочих частот и повышение быстродействия, Операционный у-пь содержит два входных диф, каскада, выполненных на транзисторах(Т) 1, 2, 3 и 4, два отражателя тока 5 и 6, каскад усиления напряжения,выполненный на Т 7 и 8, выходной каскад усиления мощности 9, выполненныйна Т 10 и 11, цепь смещения, выполненная на диодах 12 и 13, и токозадающий злемент (ТЗЭ) 14. Цель достигается введением ТЗЗ 14, создающегооптимальный режим работы для Т 7 и8, а также обеспечивающего лучшее динамическое согласование входных д ф.каскадов с каскадом усиления напряжения, понижая его динамическое входное сопротивление в широком диапазоне входного сигнала. 1 ил.Изобретение относится к радиотехнике и может использоваться для усиления широкополосных сигналов в радиоэлектронных устройствах различного назначения.Цель изобретения - расширение области рабочих частот и повышение быстродействия.На чертеже представлена принципиальная электрическая схема операционного усилителя.Операционный усилитель (ОУ) содержитпервый и второй входные дифференциальные каскады на первых транзисторах 1 и 2 и вторых транзисторах 3 и 4, первый и второй отражатели то.ка 5 и 6, каскад усиления напряжения на транзисторах 7 и 8, выходной каскад 9 усиления мощности на транзисторах 10 и 11 и цепь смещения на диодах 12 и 13, а также токозадающий элемент 14.Операционный усилитель работает следующим образом.После включения операционного усилитепя подается входной сигнал, например на инвертирующий вход подается положительный сигнал + ЬЧ, в коллекторах первого и второго транзисторов 2 и 4 токи возрастают соответственно на величину1, и 6 1 в коллекторах первого и второго транзисторов 3 и 1 токи уменьшаются на величину А 1, и Ь 1 , происходит открывание четвертого транзистора 8 и закрывание третьего транзистора 7. В результате на выходе ОУ напряжение будет уменьшаться до величины - К х хЬЧ.Аналогично, при подаче на инвертирующий вход отрицательного сигналай Ч происходит закрывание четвертого транзистора 7, в результате выходной сигнал ОУ увеличивается до величины + К б Ч. При уменьшении сигнала на инвертирующем входе до нуля через первые и вторые транзисторы 1, 4 и 2, 3 потекут в нагруэочные отражатели тока 5 и 6 разные токи, что приведет к закрыванию третьего и четвертого транзисторов 7 и 8.Однако третий и четвертый транзисторы 7 и 8 закроются не полностью, так как токозадающий элемент 14 будет задавать ток покоя 1 через третий и четвертый транзисторы и через прямосмещенные диоды 12 и 13, которые задают ток покоя 10 в транзисторах 1 О и 11 выходного каскада усиления мощности.Таким образом задается оптимальный режим работы третьего и четвертого 7 и 8 транзисторов и транзисторов 10 и 11 выходного каскада усиления мощности, когда при небольших выходных сигналах перезаряд паразитных емкостей производится большим то- О ком.В ОУ управление третьим и четвертым транзисторами 7 и 8 каскада усиления напряжения осуществляется непосредственно токами первого и второго входных дифференциальных каскадов,поэтому использование токозадающегоэлемента 14 ОУ для увеличения быстродействия не ограничивается созданиемоптимального режима работы для третьего и четвертого транзисторов 7 и 8каскада усиления напряжения, но также обеспечивает лучшее динамическоесогласование первого и второго входных дифференциальных каскадов с каскадом усиления напряжения, понижаядинамическое входное сопротивлениекаскада усиления напряжения в широком диапазоне входного сигнала. В ОУсуществует прямая связь между величинами токов в первом и втором входныхдифференциальных каскадах и токомтокозадающего элемента 14, При этомзначительно уменьшается влияние емкости Миллера у первых и вторых транзисторов входных дифференциальныхкаскадов, Это дополнительно повышает быстродействие ОУ и уменьшает время установления переходных процессов.Формула и з о б р е т е н и яОперационный усилитель, содержащий параллельно соединенные первый и второй входные дифференциальные каскады, каждый из которых выполнен на первом и втором транзисторах, первый и второй отражатели тока, входы которых подключены к коллекторам первыхтранзисторов, а выходы - к коллекторам вторых транзисторов соответственно первого и второго входных диффе" ренциальных каскадов, каскад усиления напряжения, выполненный на третьем и четвертом транзисторах, змиттеры которых подключены к входам соответственно первого и второго отражателей тока, выходы которых соединены с базами соответственно третье1264302 Составитель И. ВодяхинаРедактор К. Волощук Техред В.Кадар Корректор В. Братяга тираж 816 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5Заказ 5572/55 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 го и четвертого транзисторов, и выходной каскад усиления мощности,при этом структура третьего транзистора соответствует структуре первого и второго транзисторов второговходноГо дифференциального каскада,структура четвертого транзистора.соответствует структуре первого и второго транзисторов первого входногодифференциального каскада, о т л ич а ю щ и й с я тем, что, с целью расширения области рабочих частот и повышения быстродействия, между коллекторами вторых транзисторов перво го и второго входных дифференциальных каскадов включен токозадающий элемент, а коллекторы третьего и чет.вертого транзисторов соединены свходом выходного каскада усиления мощности.