Логическое устройство

СОЮЗ СОВЕТСНИХСОЦИАЛИСТ ИЧЕСНИХРЕСПУБЛИН 09) (И) б 1)4 Н 03 К 3/286 рдена Трудовог инженерно-физи ССР1973. льс(71) Иосковский ооКрасного Знаменический институт(57) Изобретение относится к импуной технике и предназначено дляпользования в интегральных логи 1 21 А ческих цифровых микросхемах. Цельизобретения - увеличение быстродействия устройства и уменьшениепотребляемой мощности. Для этого внего введены три диода Шоттки. Устройство содержит многоэмиттерныйтранзистор 1 й -р-ь-типа, входы 2резисторы 3,7 и 8, шину питания 4транзисторы 5 и 6 соответственноР-И-Р- и и-Р-)-типов, вход 9 и диоды Шоттки 10, 11 и 12. Клемма 13является выходом устройства. Устройство Функционирует как быстродействующий логический элемент И-НЕи может использоваться в любых микросхемах комбинационного тип, 1 ил.1 12Изобретение относится к импульс- -ной технике и предназначено для использования в интегральных логических цифровых микросхемах.Цель изобретения - увеличениебыстродействия устройства и уменьшение потребляемой мощности,На чертеже представлена принципиальная схема предлагаемого логического устройства.Логическое устройство содержитмногоэмиттерный транзистор 1 п-р-итипа, эмиттеры которого подключеныкинформациочньпк входам 2 устройства, база через первый резистор 3соединена с шиной питания 4, базаи коллектор первого транзистора 5р-п-р-типа подключены соответственно к коллектору и базе второго транзистора 6 п-р-п-типа, коллектор которого через второй резистор 7подключен к шине питания 4, эмиттер - к общей шине, эмиттер первоготранзистора 5 через третий резистор 8соединен с шиной питания 4, управляющий вход 9 устройства через третий диод Шоттки 10 соединен с базоймногоэмиттерного транзистора 1, которая через первый диод Шоттки 11соединена с коллекторами многоэмиттерного транзистора 1 и первого тран.зистора 5, которые через второй диод Шоттки 12 соединены с выходом 13устройства и коллектором второготранзистора 6,Логическое устройство работаетследующим образом.При подаче на все информационныевходы (2) и управляющий вход 9 уровней логической единицы Ч ток, протекающий через первый резистор 3,поступает на базу второго транзистора 6, вызывая отпирание тиристора,выполненного на первом и второмтранзисторах 5 и 6, и втором диодеШоттки 12. Ток первого резистора 3выбирается достаточным для насыщения второго транзистора 6. Таким образом, на выходе 13 устройства устанавливается уровень логического нуля Ч . При подаче на управляющий .вход 9 уровня логической единицы, ахотя бы на один из информационныхфвходов 2 уровня логического нуля Чмногоэмиттерный транзистор 1 насыщается и напряжение на базе второготранзистора 6 падает до величиныоЧ = Ч +Ч где Чк- напряжениемежду эмиттером и коллектором насы 1352 2 5 1 О 15 20 25 ЗО 35 40 45 50 щенного многоэмнттерного транзистора . Так как ЧЧ" где Ч" - напряжение на открытом переходе база-эмиттер второго транзистора 6, то, следовательно, второй транзистор 6 запирается и ток, протекающий через второй резистор 7 уменьшается до нуля, что вызывает эапирание первого транзистора 5,так как потенциал на его базе поднимается почти до уровня напряжения питания. Таким образом, на выходе устройства устанавливается потенциал логической единицы Ч", Второй резистор 7 позволяет быстро перезарядить выходную параэитную емкость; увеличивая тем самым скорость включения тирнстора, При поддержании на управляющем входе 9 потенциала логической единицы Ч на выходе элемента реалиэуется логическая функция КИ-НЕ, где К - число змиттеров многоэмиттерного транзистора 1.Если на управляющий вход 9 постуо пает уровень логического нуля Ч то многоэмиттерный транзистор 1 закрывается при любых потенциалах на информационных входах 2, так как потенциал на его базе Ч=Ч +Ч где Ч, - падение напряжения на открытом третьем диоде Шоттки 10 в то время, как на любом эмиттере многоэмиттерного транзистора 1 потенциал не опускается ниже величины Чо, поэтому падение напряжения на переходах база-.эмиттер многоэмиттерного транзистора 1 не превьппает величины Ч , что недостаточно для удержания транзистора в открытом состоянии. Тиристор на первом и втором транзисторах 5 и 6 сохраняет то состояние (открытое или закрытое), которое он имел в момент запираиия многоэмиттерного транзистора 1 вследствие уменьшения потенциалаО на управляющем входе 9 до уровня Ч Третий резистор 6 ограничивает величину тока, протекающего через тиристор в открытом состоянии. Сохранение исходного состояния осуществляется за счет наличия глубокой положительной обратной связи в первом и втором транзисторах 5 и 6. Таким образом, предлагаемое устройство позволяет записывать при подаче на управляющий вход 9 уровня логической .единицы, инвертированное логическое произведение состояний213521 Составитель А.ЯновРедактор Н,Гунько Техред Т,Дубинчак Корректор Л,Патай Заказ 785/60 Тираж 818 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб;, д. 4/5Филиал ЧПП "Патент", г. Ужгород, ул. Проектная, 4 3 1 на информационных входах 2 и сохранять его при подаче на управляющий вход 9 уровня логического нуля и выполняет функцию Р-триггера с логикой И-НЕ на входе, При удержании потенциала логической единицы на информационном входе 9 или если этот вход не подключен больше ни к какМм источникам сигнала, предлагаемое устройство функционирует как быстродействующий логический элемент И-НЕ и может быть использовано в любых микросхемах комбинационного типа. Формула изобретения Логическое устройство, содержащее управляющий вход, информационные входы, подключенные к эмиттерам многоэмиттерного транзистора и -р-птипа, база которого подключена к первому выводу первого резистора, база и коллектор первого транзистора-И-Р-типа подключены соответственно к коллектору и базе второго транзистора и -р-п-типа, коллектор которого соединен с выходомустройства и через второй резисторподключен к шине питания, а эмиттер подключен к общей шинеэмиттерпервого транзистора через третийрезистор подключен к шине питания, 10 о т л и ч а ю щ е е с я тем, что,с целью увеличения его быстродействия и уменьшения потребляемоймощности, в него введены три диодаШоттки, анод первого из которыхсоединен с базой многоэмиттерноготранзистора, катод - с его коллектором, базой второго транзистора ианодом второго диода, катод которого соединен с коллектором второго 20 транзистора, катод третьего диодасоединен с управляющим входом, аанод - с первым выводом первого резистора, второй вывод которого соединен с шиной питания.