Разряд регистра сдвига

0 П И С А Н И Е 342223ИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союэ Советских Социалистических РеспубликЗависимое от авт. свидетельства970 ( 1434823126-9) М, Кл. 6 11 с 19,0 аявлено с присоединением заявкиПриоритетОпубликовано 14 У 1,1972, Бюллетень1 Дата опубликования описания ЗЛП.192 Комитет по делам эобретений и открыти при Совете 1 йииистрое СССР. И. Берлипков явитель АЗЕЯД РЕГИСТРА ГА р анзиехфазИзобретение относится к автоматийе и,вычислителыной технике,ИзНестен регистр сдвига на МОП-т сторах, содержащий два каскада с тр иы,м управлением.Цель изобретения - расширсние функционадьных возможностей устройстваДостигается она тем, что первый каскад предлагаемого разряда выполонен в виде сдвоенной двухвходной схемы И - НЕ, выход которой ,непосредственно связаи со входом, второго каскада, причем затворы двух последователыно соединенных тралзисторов одатой схемы И - НЕ подключены к шине узких инверсных сигналов сдвига и выходу второго каскада, а затворы двух госледовательно соединенных транзисторов другой схемы И - НЕ соединены с шиной и мпульсов сдвига и входом регистра через проходной МОП-транзистор, затвор которого подключе:н к шине широких инверсных сигналов импульсов сдвига.На чертеже прелставетена принцппиалыная электрическая схема устройства.Устройотво, выполненное па МОП-транзн,- сторах 1 - 8, содержит лва каскада с трехфазн:ы,м уп,равлен,ием. Первый каскад на транзисторах 3, 4, 6, 7 выполнен в виде сдвоенной двухвходовой схемы И - НЕ выход которой непосдедственно связан со входом второго каскада на транзесторе 5.Затворы транзисторов 3 и 4 подключены соответственно к шосне 9 узких инверсных сигналов сдвига и выходу второго каскада на 5 транзпсторе 5, а затворы транзисторов 6 и 7соединены с шиной 10 импульсов сдвил;а и входом 11 регистра через проходной МОП- транзистор 8, затвор которого подключен к шине 12 ниироких иввсрсных сигналов пм пульсов сдвига.Источник 13 служит для питания схемы, аисточник 14 - для смещения нагрузочных транзисторов 1, 2 илп выработки сигналов молоимпульсного питангля узлов 15 и 16 схе мы. В определенный момент инверсные сигналы на шинах 9 и 12 уменьшаются до уровня логичсского нуля, отключая затвор транзп стора 7 от анформацлопного входа 11 и разрывая цепь обратной связи внутри ячейки.В следующий момент на вход транзистора6 поступает импульс сдвига, благодаря которому информация, задержанная па затворе 5 транзистора 7, переписывается на выход схемы узел 16), Сннхроннзируя с этим моментом импульсное питание затворов транзисторов 1, , можно использовать монопмпульсное питание для уменьшения мощности, потрсб ляежой регистром сдвига,342223 Предмет изобретения 7 ч 73 77 Составитель Л. Багян Текред Л, Богданова Корректор Л. Орлова Редактор Б. федотов Заказ 200912 Изд.835 Тирак 406 Подписное ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, 7 К-З 5, Раушская паб., д, 4/5 Типография, пр, Сапунова, 2 Затем на шяне 9 нарастает инверсный сигнал, замыкая цепь обратной связи в бистабильной ячейке регистра. После этого спадаеп сигнал,импулыса сдвига, и в некоторый еледующий момент на шине 12 нарастает инверсный сигнал, подключающий затвор транзистора 7 к информационному входу 11. На этом цикл работы устройства заканчивается. Уровни сипи алоз на входе 11 и шине 9 соответствуют уровням информационных сигналов в схеме, и только онверсный ,импульс на шине 12 должеа 1 иметь повышенную амплитуду для коюгутации вентиля (тр анзистор а 8),При подключении входа 11 к узлу 15 схе- ма выполоиет функции счетчпка. Импулыс сЛвига служит и;мпульсом счета.Таким образом расширяются функциональные возможности устройства. Разряд репистра сдвига на МОП-пранзи,- сторах, содержагций,два каскада с трехфазным управлснием, отличающийся тем, чло, с целью расширения фтн 1 кционгльных возмож. ностей, первый каскад выполнении в виде сдвоенной двухвходовой схемы И - НЕ, выход которой непосредственно овяз аи со входсм второго каскада, причем затворы двух после,дователыно соединенных транзисторов одной схеьмы И - НЕ подключены,к шине узких пнвсрйных спгналов сдвига и выходу второго каскада, а затворы двух последовательно 15 соединеных транзисторов другой схемы И -1-1 Е соединены с щиной импульсов сдвига и входом регистра через проходной МОП-транзистор, затвор которого подключен к шине щироких инверсных сипналов импульсов 20 сдв и га.