Цифровое устройство фазовой синхронизации

СОЮЗ СОВЕТСНИХОаааИРаепмиыРЕСПУБЛИН ц 4 Н 04 1 7/02 ГОСУДАРСТВЕННЫЙПО ДЕЛАМ ИЗОБРЕТЕ ИТЕТ СССР НИЙ И СТНРЫТИ(56) Системы фазовой автопокичастоты с элементами дисции. Под ред. В.В.ШахгильдяСвязь, 1979, с. 152, рис. 4Авторское свидетельствоВ 1116545, кл. Н 04 1, 7/02,(54)(57) ЦИФРОВОЕ УСТРОЙСТВО ФАЗОВОЙ СИНХРОНИЗАЦИИ содержащее последовательно соединенные цифровойфазовый детектор, усредняющий блоки первый сумматор, последовательносоединенные опорный генератор, формирователь импульсов, блок добавления-вычитания импульсов, делительчастоты, регистр и второй сумматор,при этом выходы первого сумматорасоединены с вторыми входами второгосумматора, выход делителя частотысоединен с входом цифрового фазового детектора и является выходомустройства, входом устройства является второй вход цифрового фазово,Я 01 1159 го детектора, о т л и ч а ю щ е ес я тем, что, с целью повышения точности синхронизации путем устранения фазовых девиаций опорного генератора в выходном. сигнале в него введены сумматор по модулю два и два коммутатора, при этом выход знакового разряда регистра соединен с первым входом сумматора по модулю два, второй вход которого соединен с управляющим входом первого коммутатора, вторым входом блока добавления- вычитания импульсов и выходом знакового разряда усредняющего блока, выход сумматора по модулю два соединен с управляющим входом второго ком мутатора и третьим входом блока добавления-вычитания импульсов, выходы первого коммутатора соединены с первыми входами второго коммутатора, выходы которого соединены с вторыми входами первого сумматора, первые входы первого коммутатора являются входами прямого кода постоянного числа, а его вторые входы являются входами дополнительного кода постоянного числа, вторые входы второлго коммутатора являются входами нулевого кода.1181159 у, изо -1, ЦО Изобретение относится к радиотехнике, и может быть использованодля фазовой синхронизации в приемниках дискретной информации.Цель изобретения - повьппение точности синхронизации путем устранения фазовых девиаций опорного генератора в выходном сигнале.На чертеже представлена структурная электрическая схема цифрового 10устройства фазовой синхронизации,Цифровое устройство фазовой синхронизации содержит цифровой фазовыйдетектор 1, усредняющий блок 2, делитель 3 частоты, первый сумматор 4,блок 5 добавления-вычитания импульсов, второй сумматор 6, формирователь 7 импульсов, регистр 8, опорныйгенератор 9, первый коммутатор 10,второй коммутатор 11, сумматор 12по модулю два,Цифровое устройство фазовой синхронизации работает следующим образом.На вход цифрового фазового детектора 1 поступает входной сигнал с выхода делителя 3. В усредняющем блоке 2 происходит усреднение значенийкода фазового рассогласования.Первый и второй сумматоры 4 и 6,регистр 8, блок 5, делитель 3 частоты выполняют функции цифровогоперестраиваемого генератора,Изменение кода на выходе усредняющего блока 2 вызывает приращение4 Г частоты на выходе устройства. Кодна выходе усредняющего блока 2 будет меняться до тех пор, пока выходной .сигнал не подстроится под входной.40Расмотрим работу цифрового перестраиваемого генератора.На первые входы первого сумматора 4 поступает код И, определяющийчастоту выходного сигнала. А знако 45вый разряд этого кода подается навторой вход сумматора 12, на управляющий вход первого коммутатора 10и на второй вход блока 5. На первыйвход сумматора 12 поступает знаковый разряд регистра 8. Сумматор 1250.производит сравнение знака кода Цсо знаком числа у(п), хранящегосяв регистре 8 в момент времени= пТ, где й = О, 1, 2, 3,Т =Г- частота импульсов,Гтпостуйающих на тактовый вход регистра 8. 2Если знаки чисел Ц и у(п) совпадают Яхрпц Ящп у(п , то на первый сумматор 4 подается код постоянной величины С, знак которой противоположен знаку кода Ц. Если знаки чисел 11 и у(п)различны, то на входы второго слагаемого первого сумматора 4 с выхода второго коммутатора 11 снимается нулевой код. Результат, полученный в первом сумматоре 4, складывается во втором сумматоре 6 с содержимым у(п) регист" ра 8. В моменты прихода тактовых импульсов сумма, вычисленная во втором сумматоре 6, переписывается в регистр 8. Тактовые импульсы формируются в делителе 3 частоты делением частоты опорого генератора 9 в К раз (Й- = ", где К = 1,2,3),Значение кода, записываемого в регистре 8 в момент времени е - (и+1) ТЧ(1):Б+У С Б У (1 Д) 51 П 051где у(п) - значение кода, записываемого в регистр 8 в момент времени 1=п ТС . - код постоянной величины,.По знаку у(п+1) производят коррекцию Ч(п)-,фазы регистрирующих импульсов сдвигом на величину УУ(П 1,01,Для приращения фазы аЧ (и) выходного сигнала Б(С) в момент времени= и Т можем записать аЧ п 3 УУФФ 1ге дУ (п)= Ч (о+1)- (1. Суммируя левую и правую частиуравнений (1) и (2) в пределах отК до К+Ри подставляя значениесуммы от Яу(п), Б из уравнения (1)в (2), получаемЧ к+р 1к 1 Выражая приращения фазы выходного сигнала .за время е = РТ через приращение частоты 5 к )(к)=2й Рт,.Коссе ипенк Заказ 5950 6 Тираж 658 НИИПИ Государственного комитета С по делам изобретений и открытий 3035, Москва, Ж, Раушская наб"Патент", г.ужгород, ул.Проектная, 4 зчеополучаем ау щлстлри О с аХ5 ф" 27 ТЧастота выходного сигнала 8(й) на выходе делителя 3 частоты определяется выражением Таким образом, частота сигнала на выходе устроиства связаеюна с кодом 0 линейной зависимостьв 4 1.