Устройство для сокращения избыточности данных

)4 С 08 С 15 ОПИСАНИЕ ИЗОБРЕТЕНК АВТОРСИОМУ СВИДЕТЕЛЬСТВУ 24-24 к управляю ого блока, подключен ерсивного д которого о го подклю од ко Уог метичес ему выхо ыход персуммирую четчика, оединен лемента входу ре ающий вх дом втор щему вычи вых го зле вного счетчик ешифраторов и выход ревернен с входами т оед пра лок вх енн и метическо яющим входом вторые инфо которого со с информацио ионные выхо ы соответс ыми входом и вынтрол которо строй ходом уешифр.а том первог сным соединен с адр ства, выход пе динен с третьим мента И, выход соединен с пер ог о х орого дешифра входом второ енадежй вых ен с втоИ, трек инения. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Воздушно-космическая телеметрия. Под ред. К.Н, Трофимова. - М.: Воениздат, 1968, с. 199-207, рис. 4.16.Авторское свидетельство СССР У 1023377, кл. С 08 С 15/06, 1982. (54)(57) УСТРОЙСТВО ДЛЯ СОКРАЩЕНИЯ ИЗБЫТОЧНОСТИ ДАННЫХ, содержащее арифметический блок, первый информационный вход которого соединен с информационным входом устройства, первый информационный и управляющий выходы арифметического блока соединены соответственно с информационным и первым управляющим входами буферного накопителя, второй управляющий вход которого подключен к считывающему входу ; устройства, информационный выход - к выходу устройства, выход состояния - к входу блока сравнения, прямой выход которого соединен с первым входом первого элемента И, второй ходом запоминающего блок ных величин, адресный вх мента И, о т л и ч а ю щ е тем, что, с целью повьппения ности устройства, управляю арифметического блока соед рым входом второго элемент тий вход которого подключе версному выходу блока сравн117940 б 20 25 30 35 40 45 Изобретение относится к технике передачи данных и может быть использовано в телеметрических и других информационно-измерительных системахУ в которых измерительная информация 5 передается по каналам связи.Цель изобретения - повышение надежности устройства путем уменьшения аппаратурных затрат при сохранении Высокого быстродействия передачи данных и малой вероятности их потерь.На чертеже представлена блоксхема предлагаемого устройства.Устройство содержит арифметический блок 1, буферный накопитель 2,запоминающий блок 3 контрольных величин, блок 4 е сравнения, реверсивный счетчик 5, элемент 6 И, элемент7 И, дешифраторы 8 и 9, информационный 10, адресный 11, считывающий 12Входь 3 и ВыхОд 13 устройстВа,Устройство производит адаптивноетабулирование измерительных сигнаов, поступающих от нескольких источников (датчиков), основанное на контроле огрешпости их приближенияполиномами заданного потока данныхВ регулярный, Точность табулирования Выбирается автоматически. Устройство работает следующим Образом.На иееформапееонееьйе вход 10 устройства подаются цифровые отсчеты измерительньх сигналов, которые поступают на первый вход арифметического блока 1, Номер елмерительногосигнала, которому принадлежит текущий цифровой отсчет, подается на адресный вход 11 устройства и поступает на адресный вход запсминающегоблока 3 контрольных величин. В арифметическом блоке 1 на основании поступившего цифрового отсчета и информации, хранящейся в запоминающемблоке 3 контрольных величин, вычисляется текущее значение погрешностиаппроксимации обрабатываемого сигнала полиномом заданного вида, котороесравнивается с ее допустимой величиной, Например, при аппроксимацииизмерительных сигналов зкстраполяционными полиномами нулевой степенипоступивший цифровой отсчет А 1-гоизмерительного сигнала сравниваетсяв арифметическом блоке 1 с хранящимся по адресу е В запоминающем блоке3 контрольных величин последним переданным в буферный накопитель 2отсчетом В этого сигнала. Если разность значений А и В, не выходитза допустимые пределы фЕ, то А отбрасывается, а значение В используется для последующего сравнивания.В противном случае, когда АВ-Е или АЕ)В, +Е, отсчет А в качестве очередного табличного значения1-го измерительного сигнала передается в буферный накопитель 2, а вкачестве контрольной величины записывается по адресу 1 в запоминающийблок 3. Под воздействием сигнала,сформированного на управляющем выходе арифметического блока 1, производится запись нового табличногозначения в буферный накопитель 2,Буферный накопитель 2 согласует во времени обмен данными между арифметическим блоком 1 и потребителем информации (например, передатчиком канала связи), подключаемым к выходу 13 устройства, Чтение данных иэ буферного накопителя 2 производится при поступлении на считывающий вход 12 устройства внешнего тактового сигнала, формируемого потребителем информации. Автоматический выбор точности табулирования осуществляется путем адаптивной подстройки пределов Е допусков в арифметическом блоке 1. Мгновенное значение Е определяется подаваемым на управляющий вход этого блока содержимым Б реверсивного счетчика 5, При этом Е=шБ, где ел 1 - постоянньй масштабный множитель. Для упрощения технической реализации удобно, в частности, принять еее=2 (п=0,1,2 ), поскольку умножение на такой множитель реализуется сдвигом кода Б на и разрядов вправо при передаче его на управляющий вход арифметического блока 1, Изменение содержимого реверсивного счетчика 5 происходит при поступлении сигналов на его входы: сигнал на суммирующем входе увеличивает,а на вычитающем уменьшает содержимое на единицу. Формирование сигналов, подаваемых на суммирующий и вычитающий входы, производится в моменты записи данных в буферныи накопитель 2. Если наполнение (числозанятых ячеек памяти) буферного накопителя 2 превышает установленныйЗаказ 5682/54 Тираж 611 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д, 4/5 филиал. ППП "Патент", г. Ужгород, ул. Проектная, 4 3 1 порог, сигнал записи через элемент 6 И пропускается на суммирующий вход реверсивного счетчика 5, в противном случае - через элемент 7 И на его вычитающий вход. Степень наполнения сравнивается с установленным блоком 4 сравнения, который управляет прохождением сигнала записи через элементы 6 .и 7 И. При превышении порога разрешающий сигнал присутствует на прямом, в противном случае - на,инверсном выходе блока 4 сравнения. Дешифраторы 8 и 9 контролируют состояние реверсивного счетчика 5. Дешифратор 8 запрещает прохождение сигналов через элемент 6 И, если все разряды этого счетчика находятся в состоянии "1". Дешифратор 9 запрещает прохождение сигна 179406 4лов через элемент 7 И, если все разряды счетчика имеют состояние "0".В процессе подстройки величина Естремится принять такое значение, прикотором обеспечивается равенство средних частот поступления сигналов насуммирующий и вычитающий входы реверсивного счетчика 5. Этим достигаетсяпостоянство нагрузки буферного на 1 О копителя 2 при возможных измененияхполосы частот обрабатываемых измерительных сигналов. Для получения тре-буемой нагрузки , гарантирующейзаданные значения средней задержкипередачи данных и вероятности ихпотерь, величину порога в блоке 4сравнения нужно выбирать таким образом,чтобы Р 13 =0,5, где Р(У) -вероятность превышеиияпорога принагрузкеУ;