Устройство для возведения в степень

)4 ОБ ИСАНИЕ ЕТ о о ССС1980.СССР Я ственно с первым мационными входа лементов И й соединен ующих разр ходы (и - 1 етс тата второго выч П -го разря которого соедента ИЛИ перво входнен ыходом эл ГОСУДАРСТВ.:ННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЪТИ АВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельстФ 752334, кл. С 06 Г 7/38,Авторское свидетельствоФ 1087990 (заявка 3537936/кл, С 06 Г 7/552, 1983,(54)(57) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯВ СТЕПЕНЬ, содержащее К вычислителных блоков К = 1 о( 2 а, где пмаксимальный показатель степени),причем первый вычислительный блоксодержит регистр основания степени,регистр показателя степени и квадратор, вычислительные блоки с второго по (К)-й содержат регистроснования степени, регистр показателя степени,. регистр результата,квадратор и умножитель, К -й вычислительный блок содержит регистроснования степени, регистр показателя степени, регистр результата,умножитель, при этом тактовые входы регистра основания степени, регистра результата и регистра показателя степени кажцого вычислительного блока соединены с тактовымвходом устройства, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия, в каждый вычислительный блок дополнительновведены группы из (И) элемента Ии элемент ИЛИ, причем в каждом1-м вычислительном блоке ( =1Кинформационные входы регистра основания и регистра показателя степени соединены соответственно свыходами квадратора и регистрапоказателя степени (1-1)-го вычислительного блока, выходы регистраоснования соединены с входом квадратора, выходы разрядов регистраоснования с первого по (И)-йсоединены с первыми входами соответ.ствующих элементов И группы, выходП -го разряда регистра основаниясоединен с первым входом элементаИЛИ, прямой выходК (1-1)1 -горазряда регистра показателя степени соединен с вторыми входамиэлементов И группы, а инверсный выходК -(1-1) -го разряда регистрапоказателя степени соединен с вторым входом элемента ИЛИ, выходыэлементов И с первого по (П)-йсоединены с первыми входами соответствующих разрядов умножителпервый вход и -го разряда которогосоединен с выходом элемента ИЛИ,выходы регистра результата соединены с вторыми входами соответствующих разрядов умножителя, выходы которого соединены с информационными.входами регистра результата (1+1)-гвычислительного блока, в первомвычислительном блоке входы регистраоснования степени и регистра показателя степени соединены соответи вторыми инфори устройства, а выс первого по 1 с входами соотядов регистра резульислительного блока, вычислительного блока, выход умножителя 3 -го вычислительного 1179327блока является выходом устройства.Изобретение относится к вычисли-,тельной технике и может быть ис 10 20 40 пользовано в высокопроизводительныхустройствах обработки цифровой информации. 5Цель изобретения - повышениебыстродействия,На чертеже представлена функциональная схема устройства длявозведения в степень.Устройство содержит К вычислительных блоков 1; ( 1 = 1,2 К )каждый из которых содержит п -разрядный регистр 2 основания степени, К -( -1)-разрядний регистр 3показателя степени, 1 -разрядныйрегистр 4 результата (кроме первоговычислительного блока), группуэлементов И 5, 5 5 п-.1, элемент ИЛИ 6, квадратор 7 (кромеК -го вычислительного блока 1 к), умножнтель 8 (кроме первого вычислительного блока 1), тактовый вход9 устройства, первый информационныйвход 10 устройства, второй информационный вход 11 устройства и выход 12 устройства.В устройстве для возведения встепень используется бинарный.способ сокращения количества умножений, Показатель степени записываетсяв двоичный системе исчисления. Припоследовательном чтении цифр показателя справа налево выполняютсяследующие операции:. 35если очередная цифра нуль, торезультат предыдущей операции умножается на единицу; если очереднаяВцифра единица, то результат ппедьдущей операции умножается А (")где 4 - основание степени.За начальный.результат принимается единица.Устройство работает следующимобразом. 45В первом такте в регистр 2 первого вычислительного блока 1 записывается основание степени 4,.а в регистр 3 этого же вычислительного блока - показатель степени и, Основание степени 4 с выходом регистра 2, проходя через квадратор 7, возводится в квадратор и по-. ступает на вход регистра 2 второго вычислительного блока 1.Кроме этого, старшие разряды от 1-го до (1-1)-го основания степени поступают на первые входы элементов И 5, 52 5 .- а младший-й разряд - на первый вход элемента ИЛИ 6.Прохождением информаций через элементы И 5, 5, 5,1, и через элемент ИЛИ 6 управляет информация, записанная в К -м разряде регистра 3. При нуле в-м разряде регистра 3 на выход элементов И 5, 5 5 ипоступает нуль, а на выход элемента ИЛИ 6 - единица, а при единице в К -м разряде этого же регистра на выход элементов И 5, 5 5 ипоступают старшие (-1) разряды основания степени, а на выход элемента ИЛИ 6 - младший и -й разряд основания степени. Информация с выходов элементов И 5, 5 51и элемента ИЛИ 6 поступает на вход регистра 4 результата второго вычислительного блока 1.Во втором такте производится перезапись информации с выходов первого вычислительного блока 1 во второй вычислительный блок 1, т.е. в регистр 2 записывается информация с выходов квадратора 7, в регистр 3 - показатель степени без К -го разряда, а в регистр 4 - информация с выходов элементов И 5, 5 5 ,и элемента ИЛИ 6.Одновременно в первый вычислительный блок 1 записываются новые элементы обрабатываемого массива.Во втором вычислительном блоке 1 информация с выходов регистра 2, проходя через квадратор 7, возводится в квадратор, т.е. на выходе квадратора 7 имеется А1179327 15 и умножителем. Составитель С.ТимохинаС.Тимохина Техред Т.Фанта Корректор, А. Тяско Реда аказ 5676/50 ПодписноеСССР Тираж 710 ВНИИПИ Государственного комитета по делам изобретений и открытий 113035, Москва, Ж, Раушская над. 4/5 Патент Ужгород, ул. Проектная, 4 Ф л Предыдущий результат с выхода регистра 4 поступает на второй вход умножителя 8, где он в зависимости от значения (К)-го разряда регистра 3 умножается на единицу Ж) - й разряд равен нулю) или на информацию с выхода регистра. 2 (К) - й разряд равен единице), т.е. на АВ последующих тактах устройство работает аналогично, т.е. в каждом вычислительном блоке 1 выполняется одна итерация алгоритма возведения в степень. Операция возведения в степень выполняется при прохождении операндами всех вЫчислительныхблоков 1.Описанное устройство работаетпо конвейерномч принципу.5 Его быстродействие определяетсявременем выполнения одной итерации,т.е. тактом конвейера. Данноевремя равно1 п 12 рг и умгде 1 Р - время записи информациив регистре,т, ц - задержка информации соответственно элементом И