Стробоскопический осциллографический регистратор однократных электрических сигналов
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
Изобретение относится к электроизмерительной технике и может бытьиспользовано при определении формыоднократных и редкоповторяющихсясигналов наносекундной длительности. 5Целью изобретения является повышение точности регистрации за счетвведения новых элементов, вследствиечего запоминающая емкость в блокевыборки практически не разряжается.1 ОНа чертеже изображена структурнаяэлектрическая схема устройства,Устройство состоит из линии 1задержки с отводами, блоков 2 выборки, блоков 3 усиления, формирователей 4 стробимпульсов, блоков 5сравнения, генератора 6 тактовыхимпульсов, блоков 7 регулируемойзадержки, цифроаналоговых преобразователей 8, регистров 9 последовательного приближения, блока 10 управления, многорежимных буферных регистров 11, шинных формирователей12 с инверсией, матричного индикатора 13 и сумматора 14.Устройство работает следующимобразом.Входной сигнал поступает на входлинии 1 задержки с отводами и блока10 управления. Блок 10 управления ЗОвыдает на первый выход импульс, который поступает на входы блоков 7регулируемой задержки и третьи входырегистров 9 последовательного при-,ближения, подготавливая их к работе. З 5Шаг считывания дискретнйх значений входного сигнала определяетсяразностью задержек блоков 7 регулируемой задержки соседних каналов.Выходной импульс блока 7 регулируемой задержки запускает формирователь 4 стробимпульсов. Сформированный короткий стробимпульс включаетблок 2 выборки и его запоминающаяемкость заряжается суммой мгновенного значения исследуемого сигналаЫс(С 1), действующего в момент поступления стробимпульса на данныйотвод линии 1 задержки, и стробимпульса Пс, (г). Запомненное в блоке 2 выборки напряжение П,(й)=П (С,)+О (С) поступает в блок 3усиления, а с его выхода на первыйвход блока 5 сравнения. На второйвход блока 5 сравнения поступает напряжение с выхода цифроаналоговогопреобразователя 8. Выходной сигналблока 5 сравнения управляет работой регистра 9 последовательного приближения таким образом, чтобы выходное напряжение цифроаналогового преобразователя 8 стало равным выходному напряжению блока 3 усиления. При этом на выходе регулятора регистра 9 последовательного приближения вырабатывается код И, пропорциональный сумме мгновейного значения сигнала и стробимпульса И= =П,(, ) . Этот код поступает на первые входы многорежимного буферного регистра 11 и шинного формирователя 12 с инверсией. Аналогично происходит измерение дискретных значений во всех ,каналах регистратора. После измере,ния блок 10 управления выдает на второй выход код управления записью и выходная информация регистра 9 поl следовательного приближения записывается в буферные регистры 11. Для того, чтобы из результатов измерений исключить погрешности, возникающие из-за нестабильности амплитуды стробимпульсов и его "пролезания" в линию 1 задержки с отводами, а также из-за неидентичности каналов считывания дискретных значений сигнала и их дрейфа, Через промежуток времени, определяемый наибольшей возможной длительностью исследуемого сигнала, блок 10 управления вновь выдает на первый выход импульс, который через блок 7 регулируемой задержки повторно запускает формирователи 4 строб- импульсов, Аяалогично предыдущему происходит измерение и преобразование в цифровой код И, напряжения пропорционального лишь стробимпульсу И =П (г 1) во всех каналах регистралтора, По окончании цикла измерений блок 10 управления выдает на второй выход код адреса первого канала, который по.адресной шине поступает на вторые входы многорежимного буферного регистра 11 и шинного Формирователя 12 с инверсией и первый вход матричного индикатора 13. При этом происходит выдача информации на выходы многорежимного буферного регистра 11 и шинного формирователя 12 с инверсией, которая по шине данных поступает на входы сумматора 14. Сумма прямого кода многорежимного буферного регистра 11 и инверсного кода шинного формирователя 12 с инверсией дает на выходе сумматора 14 код, пропорциональный мгновенному
СмотретьЗаявка
3708740, 19.12.1983
ВИЛЬНЮССКИЙ ИНЖЕНЕРНО-СТРОИТЕЛЬНЫЙ ИНСТИТУТ
КВЯДАРАС ВИГАУДАС БРОНЕВИЧ, МАЦКЕВИЧ СТАНИСЛАВ ФРАНЦЕВИЧ, НАЙДЕНОВ АРКАДИЙ ИВАНОВИЧ, ПОЦЮС РИЧАРДАС-ВИСВАЛЬДАС ПРАНОВИЧ
МПК / Метки
МПК: G01R 13/34
Метки: однократных, осциллографический, регистратор, сигналов, стробоскопический, электрических
Опубликовано: 23.07.1985
Код ссылки
<a href="https://patents.su/3-1168865-stroboskopicheskijj-oscillograficheskijj-registrator-odnokratnykh-ehlektricheskikh-signalov.html" target="_blank" rel="follow" title="База патентов СССР">Стробоскопический осциллографический регистратор однократных электрических сигналов</a>
Способ восстановления стереофонического цифрового сигнала, закодированного кодом, обнаруживающим блоки ошибок длительностью не более n символов
Номер патента: 1555884
Опубликовано: 07.04.1990
Авторы: Гитлиц, Добровольский, Зеленин, Попов, Худяков
МПК: H04H 5/00
Метки: блоки, более, восстановления, длительностью, закодированного, кодом, обнаруживающим, ошибок, сигнала, символов, стереофонического, цифрового
...Фронта сигнала на первом входе появляется через время, равное разности максимальной и фактической длительности блока ошибок.Кроме того, входной сигнал. поступает на первый (второй) блок 7 (8), в котором он задерживается на время максимальной длительности блока оши 55 бок, увеличенное на период следования кодовых слов, с выхода этого блока задержанный сигнал поступает как на первый информационный вход первого (второго) блока 11 (12), так и на вход третьего (четвертого) блока 9 (10).В третьем (четвертом) блоке 9 (10) задержанный сигнал дополнительно задерживается на время периода следования кодовых слов, С выхода третьего (четвертого) блока 9 (10) сигнал поступает на информационный вход первого (второго) блока 13 (14), на управляющий...
Устройство определения конца блока циклического кода
Номер патента: 1061279
Опубликовано: 15.12.1983
Авторы: Бердников, Лосев, Орлов
МПК: H04L 7/04
Метки: блока, кода, конца, циклического
...вспомогательных кодовых комбинаций на первые входы двенадцатого и тринадцатого элементов И 17 и 18 поступает сигнал высокого уровня с нулевого выхода триггера 21 фазирования, что соответствует отсутствию режима фазирования:При синфазном приеме информации. в результате декодирования вспомогательных кодовых комбинаций на выходах обоих регистров 2 и 3 сдвига с обратными связями получаются нулевые остатки, а на выходе инвертора 5 сигнал высокого уровня, означающий синфазную работу устройства.В случае нарушения синфазной работыпосле декодирования вспомогательных кодовых комбинаций в регистрах 2 и 3 сдвига с обратными связями получаются ненулевые остатки. Сигналом высокого уровня с выхода первого элемента ИЛИ 27, объединяющего выходы...
Устройство определения конца блока циклического кода
Номер патента: 1401631
Опубликовано: 07.06.1988
Автор: Слепаков
МПК: H04L 7/04
Метки: блока, кода, конца, циклического
...сдвигающий регистр 3 принятого разряда и деление (за счет обратных связей) на образующий многочлен. В этом же такте в приемном регистре 1 производится сдвиг, стирание первого слева разряда и вычитание из сдвигаюшего регистра 3 (за счет связей с выходом приемного регистра ) остатка от деления стираемого разряда, имеющего в двоичном коде значе ние О или 1, на образующий многочлен.Таким образом, в сдвигаюшем регистре 3 получается остаток от деления нового содержимого приемного регистрана образующий многочлен.На выходе инвертора 7 сигнал появля ется только при нулевом синдроме, т,е. при нулевом содержимом всех ячеек 4 памяти сдвигающего регистра 3. В противном случае сигнал присутствует на выходе элемента ИЛИ 6.Поступление очередного разряда...
Устройство определения конца блока циклического кода
Номер патента: 1515381
Опубликовано: 15.10.1989
Автор: Слепаков
МПК: H04L 7/04
Метки: блока, кода, конца, циклического
...в данный момент бита. Этот номер поступает в блок 8 памяти. Если на данном бите синдром ненулевой, то соответствующая номеру данного бита область памяти блока 8 памяти обнуляется. Если же на данном бите синдром нулевой, то содержимое соответствующей номеру данного бита области памяти блока 8 памяти считывается в первый счетчик 11, в который с задержкой на время считывания, создаваемой элементом 10 задержки, добавляется единица. При содержимом первого счетчика 11 меньше установленного порога оно по сигналу с второго выхода порогового блока 13 вновь записывается в блок 8 памяти. Таким образом, а блоке 8 памяти для каждого номера бита хранятся сведения о том, в скольких принятых подряд блоках на бите с данным номером...
Устройство для контроля передачи информации в двоично десятичном коде между блоками цифровой вычислительной машины
Номер патента: 581471
Опубликовано: 25.11.1977
Авторы: Журавлев, Сафронов, Токаревский
МПК: G06F 11/08
Метки: блоками, вычислительной, двоично, десятичном, информации, коде, между, передачи, цифровой
...сообщения со входов 10 записывается в ячейку памяти 1, по концу тактового импульса в младший разряд регистра 3 записывается сформированная на выходах сумматора 2 сумма содержимого регистра1 и старшего разряда регистра 3, одновременно осуществляется сдвиг всегосодержимого регистра 3 на один двоично-десятичный разряд в сторону старших разрядов.По следующему тактовому импульсуописанные операции повторяются.Поскольку контролируются все знакисообщения, в том числе, и служебныетипа Пробел, Запятая и т,д.,последние кодируются при приеме десятичными цифрами с учетом максимальновозможного кодового расстояния.Количество двоично-десятичных разрядов регистра 3 определяется общей 55длиной передаваемого сообщения, требуемой достоверностью приема...
Предыдущий патент: Устройство для измерения скорости вращения
Следующий патент: Способ измерения медианной амплитуды распределения импульсов детектора
Случайный патент: Пульсационный фильтр