Устройство тактовой синхронизации регенератора (2 +1) уровневого цифрового биполярного сигнала

ЬСТВ РСНОМУ СВИ ала 4 у р ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПо ДЕЛАМ ИЗОБ КТЕНИЙ И ОТНРЫТИй(56) Авторское свидетельство СССР И 1008920, кл. Н 04 Ь 702, 1980.Авторское свидетельство СССР Ф 1099401 кл. Н 04 Ь 7/02, 1982 (прототип.(54)(57) УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ РЕГЕНЕРАТОРА (2 п+1)-УРОВ-. НЕВОГО ЦИФРОВОГО БИПОЛЯРНОГО СИГНА ЛА, содержащее преобразователь биполярного сигнала в однополярный, выход которого подключен к объединенным входам О цепей выделения тактовой частоты (ТЧ), каждая из (-1)-х цепей выделения ТЧ состоит из последовательно соединенных порогового решающего блока, элемента задержки и элемента запрета, а.Л -ая цепь выделения ТЧ состоит из последовательно соединенных порогового решающего блока и элемента задеркки, причем выходы элементов запрета -: -1)-х цепей выделения ТЧ и выход элемента задержки П -й цепи выделения ТЧ подключены к соответствующим входам временного сумматора, выход которого через последовательно соединенные фильтр и фазовращатель подключен ко входу формирователя тактовых импульсов, о т л и ч а ю - щ е е с я тем, что, с целью упрощения устройства путем сокращения числа функциональных элементов при сохранении точности регенерации, введены й дополнительных элемен- Б тов задержки., при этом выходы порогового решающего блока и элемента задержки 1 -й цепи выделения ТЧ подключены соответственно к первою% му и второму запрещающему входам элемента запрета -1)-й цепи выделения ТЧ непосредственно и через дополнительный элемент задержки.10 Изобретение относится .к технике связи и может быть использовано в комплексе аппаратуры кабельного линейного тракта многоуровневой . цифровой системы передачи.Целью изобретения является упрощение устройства путем сокращения числа Функциональных элементов при сохранении точности регенерации.На чертеже представлена структурная функциональная схема устройства тактовой синхронизации регенератора (26+ 1)-уровневого цифровогобиполярного сигнала.Устройство тактовой синхронизации регенератора (2 г+1)-уровневогоцифрового биполярного сигнала содержит преобразователь 1 биполярногосигнала в одноподярный, л пороговыхрешающих блоков 2-2 п, 1 элементовзадержки 31-3, (п) элементов эайрета.4-4 , (и) дополнительныхэлементов задержки 51-5 л.1, временной сумматор 6, Фильтр 7, фазовраща-.тель 8 и формирователь 9 тактовых импульсов,Устройство работает следующимобразом. Многоуровневый цифровой биполярный сигнал, поступающий с кабельнойлинии, после усиления и коррекцииподается на вход преобразователя 1биполярного сигнала в однополярныйи на входы блока регенерации. На выходе преобразователя 1 образуетсяпоследовательность однополярныхимпульсов разного уровня (выпрямленный многоуровневый цифровой сигнал), амплитуда каждого из которыхсоответствует одному из И уровнейХ=1,2,3 1 -1, И , используемыхв данном цифровом сигнале. Вып 1 ямленный многоуровневый цифровойсигнал подается на входы П пороговых решающих блоков 2, 22 п., 2, пороги срабатывания которыхустановлены такими, чтобы, выделяемыевершины импульсных посылок разныхуровней составляли одну и ту жедолю амплитуды минимального (единичного) уровня. В предлагаемом устройстве выделяемые вершины посылокразличных .уровней составляют 0,3 отамплитуды посылки единичного уровня,пороги срабатывания элементов 21,щ,22.1, 21 установлены согласно выражению Рх=х,3, т.е. 0,7,1,7 ., 11 -1,3, л -0,3 соответственно, а выходные сигналы пороговыхрешающих блоков 2, 22.1, 2 лпредставляют прямоугольные импульсыодинаковой амплитуды, передний изадний фронты которых соответствуютмоментам срабатывания пороговогорешающего блока 2 в зависимости отамплитуды посылки, поступающей наего вход,Поясняют работу устройства напримерах. появления в информационномсигнале посылок максимального (л-го)минимального (единичного, 1-го) уров11677порогового решающего блока 2,импульс минимальной длительности,т.е. соответствующий в данном случаевершине посылки Ь)-го уровня и несрабатывает пороговый решающий блок 521, отсутствие выходного сигналас которого разрешает прохождениеимпульсов с выхода порогового решающего блока 2 я,:соответствующих вданном случае вершинам посылок Ь)- 1 Ого уровня) через элемент запрета 4,и временйой сумматор 6 на вход-фильтра 7. Запрет поступления выходныхсигналов пороговых решающихблоков 21-211с длительностью,. пре-. 15.; вышающей минимальную, на вход фильтра7 осуществляется идентично с.описанным случаем обработки посылок максимального ( Н -го) уровня посредствомэлементов запрета 4 1 -4 Когда 20в выходном сигнале преобразователя 1появляЕтся импульсная посылка минимального (единичного, 1-го) уровня,срабатывает толькопороговый решающийблок 2 и не срабатывают другиепороговые решающие блоки 2-2 , обеспечивая прохождение импульсов мини 49мальной длительности с выхода порогового решающего блока 2,1, представляющих собой при этом вершины носилок 1-го уровня, через элемент запрета 4 1 и временной сумматор 6 на вход фильтра 7. Итак, на выходахэлементов запрета 4, 4, 454 а.1 и элемента задержки 3 образуются последовательности импульсов одинаковой амплитуды и длительности, соответ- ствующих вершинам импульсных посыпок1-го,2-го,З-го(11-1) и й-го уровня многоуровневого цифрового сигнала, а с выхода временного сумматора 6 на вход фильтра 7 йодается суммарная последовательность импульсов равной амплитуды и длительности, фазовые положения которых совпадают с вершинами .импульсных посылок каждого из возможных уровней в информационном сигнале, Дальнейшая обработка, обеспечивающая формирование последовательнос-тей тактовых импульсов, производится посредством соединенных последова,тельно фильтра 7, фазовращателя 8 и формирователя тактовых .импульсов 9,