Устройство синхронизации

)Ф Н 04 Ь 7/02 ЕНИЯ ПИСАНИЕ В ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЬ(71) Одесский электротехническийинститут связи им. А.С.Попова(56) 1. Саха А.Р., Иазумдер В.С.Цифровая система фазовой автоподстройки частоты для генерации частотных кодов и умножения частоты.ТИИЭР, 1981, т. 69, с. 78.2, Авторское свидетельство СССРМф 64876, кл. Н 04.Ь 7/02, 1979(54)(57) УСТРОЙСТВО СИНХРОНИЗАЦИИ,содержащее генератор импульсов, делитель частоты, выходы которого соединены с первыми входами первого,второго, третьего и четвертого дешифраторов, Фазовый дискриминатор,первый и второй входы которого подключены к выходам первого и второгодешифраторов, а выход соединен свторым входом третьего дешифратора,первым входом первого элемента ИЛИи входом элемента НЕ, выход которого подключен к второму входу четвертого деаифратора, выход которогосоединен с первым входом второго элемента ИЛИ, второй вход которого подключен к выходу третьего дешифратора, а выход соединен с вторым входомпервого элемента ИЛИ, выход которогоподключен к входу сброса делителячастоты, о т л и ч а ю щ е е с ятем, что, с целью. повышения точностисинхронизации и надежности устройства, в него введены функциональныйпреобразователь и последовательносоединенные дополнительный делительчастоты, первый счетчик импульсов,второй счетчик импульсов и дешифратор, выход которого подключен куправляющим входам первого счетчикаимпульсов и дополнительного делителя Бчастоты, вход которого подключен квыходу генератора импульсов, а выходсоединен с входом основного делителя Счастоты, при этом третий вход фазового дискриминатора подключен к выходу второго элемента ИЛИ, а четвертыйвход соединен с входами сброса первого и второго счетчиков импульсов ифункционального преобразователя, вхо"ды которого подключены к выходам первого счетчика импульсов, апервый, ОЪ.второй, третий и четвертый выходы фссоединены с дополнительными входамипервого, второго, третьего и четвер-того дешифраторов соответственнд.+ 1 соответственно.В случае нарушения синфазности ца выходе фазового дискриминатора появляется сигнал кото 55 Изобретение относится к импульсной технике и может быть использовано в устройствах автоматической подстройки фазы с дискретным представлением информации. 5Известно устройство. синхронизации, включающее каналы фазового и частотного регулирования 1 .Однако данное устройство синхронизации характеризуется сравнительно 10 узкой полосой удержания и снижением точности синхронизации.при изменении частоты входного сигнала.Наиболее близким к предлагаемому по технической сущности является 15 устройство синхронизации, содержащее генератор импульсов, делитель частоты, выходы которого соответственно подключены к входам, четырех дешифраторов, при этом выходы первого и 20 второго дешифраторов подключены к управляющим входам фазового дискриминатора, а выходы третьего ц четвертого дешифраторов подключены к входам первого элемента ИЛИ, выход которого 25 подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с входом элемента НЕ, вторым входом третьего дешифратора и выходом фазового дискриминатора, цри З 0 этом выход элемента НЕ соединен с вторым входом четвертого дешифратора, а выход второго элемента ИЛИ подключен к входу сброса делителя .частоты.В данном устройстве на первый35 нход Фазового дискриминатора поступают короткие импульсы, соотнетсгвующие фронтам инФормационных посылок. Их фаза сравнивается с фазой40 ныходцых импульсон. Характеристика фазового дискриминатора формируется с помощью первого и второго дешифратбра таким образом, чтобы зона нечувствительности находилась посреди 45 не тактового интервала местного генератора и равнялась двум периодам высокочастотной импульсной последо - вательности, поступающей на вход делителя частоты. Таким образом,50 если четвертый дешифратор настроен на число И, первый и второй дешифрап торы будут определять числа -- 1 и2 рый устанавливает делитель часто-ты в исходное состояние, разрешает работу третьему дешифратору, настроенному ца число и/2, и через элемент НЕ запрещает работу четвертому дешифратору, Через время, равное половине номинального периода То, с третьего деыифратора на выход поступает сигнал, отстоящий по Фазе от входного импульса ца длительность То/2. Этот сигнал установит делитель частоты в исходное состояние и следую щие импульсы на выход поступают с четвертого дешифратора, т.е, система оказывается сфазировацной 2.Однако если период входной последовательности Т изменится на величину Ь Т , то ца такую величину смещаются по времени импульсы выходной последовательности относительно входной, Выходные импульсы оказываются как бы привязанными к входным жесткой цастроикой третьего дешифрагора ца величину п/2, определяемую половиной периода номинальной длительности. Таким образом, выходные импульсы находятся в следующем Фазовом соотношении с входными:г, = То/2 (1)г, То/2 + Т ф (2) где г - временный интервал междувходными и выходными импульсами,г, - между выходными и последующими входными.Таким образом, из выражений (1) и (2) следует, что при изменении частоты Г. известное устройство синхронизации работает с регулярной состанлянщей ошибки, равной 1/6 1, и изменение Гв два раза н сторону увеличения приводит к срыву синхроцизма, т.е, ведет к сужению полосы удержания данного устройства синхронизации, что видно из соотношенияЕ = г," оЦелью изобретения является повышение точности синхронизации и повышение надежности устройства за счет расширения полосы удержания.Поставленная цель достигается тем, что н устройство синхронизации, содержащее генератор импульсов, делитель частоты, выходы которого соединены с первыми входами первого, второго, третьего и четнертого дешифратобров, Фазовый дискриминатор, первый и второй входы которого подключены к выходам первого и второго дешифраторов, а выход соединен с вторым входом третьего дешифратора, первым входом первого элемента ИЛИ и входом элемента НЕ, выход которого подключен к второму входу четвертого дешнфратора, выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого подключен 1 О к выходу третьего дешифратора, а выход соединен с вторым входом перво-. го элемента ИЛИ, выход которого подключен к входу сброса делителя частоты, введены функциональный - 15 преобразовательи последовательно соединенные дополнительный делитель частоты, первый счетчик импульсов, второй счетчик импульсов и дешифратор, выход которого подключен к управ 20 ляющим входам первого счетчика импульсов и дополнительного делителя частоты, вход которого подключен к выходу генератора импульсов, а выход соединен с входом основного делите ля частоты, при этом третий вход фазового дискриминатора подключен к выходу второго элемента ИЛИ, а четвертый вход соединен с входами сброса первого и второго счетчиков импульсов и функционального преобразователя, входы которого подключены к выходам первого счетчика импульсов, .а первый, второй, третий и четвертый выходы соединены с дополнительными35 входами первого, второго, третьего и четвертого дешифраторов соответственно. На фиг. 1 представлена структурная схема устройства синхронизации, на фиг, 2 - пример выполнения функционального преобразователя и одного цз дешифраторов; на фиг, 3 - временные диаграммы, поясняющие принцип работы устройства синхронизации. 45Устройство содержит генератор 1 импульсов, делитель 2 частоты, выходами соединенный с первыми входами первого, второго, третьего и четвертого дешифраторов 3-6 соответствен но, фазовый дискриминатор 7, входаии подключенный к выходам дешифраторов 3 и 4, элемент НЕ 8, элементы ИЛИ 9 и 10, функциональный преобразователь 11, дополнительный делитель 12 час тоты, вход которого подключен квыходу генератора 1, а выход - к входу делителя 2, счетчики 13 и 14(4) импульсов, дополнительный дешифратор 15.Функциональный преобразовательсодержит (фиг, 2) преобразователификсаторы 16-19 (по числу дешифраторов), каждый из которых состоит изтриггеров 20-23 и логического преобразователя 24 на элементах И 25-32,элементах И-НЕ 33-35 и элементахИЛИ 36 и 37,Дешифраторы 3-6 содержат (фиг.2),элементы И 38-46 и элементы ИЛИ 47-50,На фиг, 3 изображены входной сигнал номинальной частоты Г (фиг.З а),изменяющийся входной сигнал (фиг.З в),диаграмма работы делителя 2 частоты(фиг. 3 с), выходной сигнал устройства синхронизации (фиг. 3 й).Устройство работает следующимобразом,На фазовом дискриминаторе 7 сравниваются фазы двух импульсных последовательностей: входной (фиг. 3 в)и выходной (фиг. 3 с 1). Если фазовоерассогласование отсутствует (участок0 - 1, (фиг, 3), то на выходе,фазового дискриминатора 7 сигнал соответствует логическому "0", которыйчерез элемент НЕ,8 разрешает работудешнфратору 6, настроенному на числоп 0, соответствующее номинальной выходной частоте Е .Предположим теперь, что входнаячастота увеличилась (участок(фиг, 3 в). Тогда очередной выходнойимпульс момента С (фиг. 3 о) поступает с отставанием по фазе. Однаков интервале- с, счетчик 13 определяет изменение частоты. При поступлении на вход фазового дискриминатора 7 очередного. входного импульса(момент С , фиг. 3 в), на его выходе появится логическая "1", котораячерез элемент ИЛИ 10 переводит делитель частоты 2 в исходное состояние (фиг. 3 с) и разрешает работу третьему дешифратору 5. Поскольку на управляющие входы третьего дешифратора 5 с выходов функционального преобразователя 11 подан цифровойко, функционально связанный с частотой входного сигнала, определеннойсчетчиком 13, то третий дешифратор 5 в результате этого перестраивается с числа п 0 /2 на число п 1/2. Значение п.1 определяется следующим соот 5 1167748где Й - новое значение частотывходного сигнала,Таким образом, по истечении с момента 1, времени6 С = с - С = - . Т = - (5)п Т4 з 2 Вх 2 18ел(6) иэ которого следует, что изменению 55состояния счетчика 13 на единицу наразных частотных интервалах соответ-.ствует разное приращение частоты. на выходе дешифратора 5 появится сигнал (точка с 4, фиг, 3 с), расположенный посредине нового периода Тх, которыи через элемент ИЛИ 9 поступан 10 ет на выход устройства и через элемент ИЛИ 1 О переводит делитель частоты 2 в исходное состояние.Таким образом, .к следующему так,ту (момент 4, фиг. 3 а) рассогласование оказывается устраненным. Л поскольку дешифраторы 3, 4 и 5 кодов с функционального преобразователя .11 также перестроены на числа п п 20 у- - 1, 2 в + 1 и п соответственно, го следующие входные импульсы сфазированы с выходными до следующего изменения входной частоты (моментфиг. 3 в).При уменьшении входной частоты (момент , фиг, 3 в) устройство работает аналогичным образом.Рассмотрим принцип опредепения частоты входного сигнала и управления дешифратором 3-6.30На счетный вход счетчика 13 поступают импульсы высокой частоты Гс выхода делителя частоты 12, управляемого генератором 1. Входные импульсы по входам сброса переводят 35 счетчики 13 и 14 в исходное состояние, а инФормация с выходов счетчика 13, соответствующая входной частоте и преобразованная нужным образом, запоминается на длительность входно го периода на функциональном преобразователе 11.Счетчик 14 и дешифратор 15 необходимы. для изменения коэффициента деления делителя частотв 12 и пределов работы счетчика 13 с целью уменьшения нелинейной зависимости состояния счетчика 13 от входной частоты, Если обозначить состояние счетчика через Б, то оно будет свя вано с входной частотой соотношением Взаимосвязь Функционального преобразователя 11 и одного из дешифраторов показана на фиг. 2 и работа их заключается в следующем.Функциональный преобразователь 11 состоит (Фиг, 2) иэ четырех подобных преобразователей-фиксаторов 16-19. Их задача - преобразование выходного кода счетчика 13, несущего информацию о частоте входного сигнала, в соответствующие коды для необходимой перестройки дешифраторов 3-6 и запоминание преобразованных кодов на время, равное длительности входного периода.Каждый преобразователь-фиксатор состоит из 4 Р-триггеров 20-23, которые при поступлении на С-входы входного, импульса запоминают информацию, поступающую на Р-входы с логического преобразователя 24, который состоит из элементов И 25-32, элементов И-НЕ 33-35 и элементов ИЛИ 36, 37.На входы логического преобразователя поступает -код с выходов счетчика 13. Логический преобразователь 24 в зависимости от значения 3-кода формирует поразрядные сигналы для записи в Р-триггеры 20-23. Таким образом, на выходе преобразователей- фиксаторов 16-19 образуются соответствующие К-коды, которые поступают на входы элементов И 38-45 дешифраторов (Фиг. 2), на другие входы этих элементов подается Х-код с выходов делителя частоты 2. При совпадении К-кода с Х-кодом полученный сигнал через элементы ИЛИ 47-50 и элемент И 46 появляется на выходе соответствующего дешифратора 3-6, этот сигнал зависит от входной частоты заданной К-кодом.В установившемся режиме погрешность подстройки фазы Е в данном устройстве зависит от коэффициента деления делителя частоты и и опреде- ляется соотношением оЕгде ивчоМаксимальная точность определяется характеристикой Фазового дискриминатора 7.При изменении входной частоты возникает дополнительная погрешность, определяемая соотношениями (1) и (2).(8)о +Р;,д 2зДесь К --- з по+ДТаким образом, суммарная ошибкасинхронизации равна Е=Ьфб (9)В предлагаемом устройстве ошибка 10 в установившемся режиме, определяемая выражением (9), меньше ошибки известного устройства, поскольку дополнительная составляюцая ошибкиог.раничена величиной б Едв пределах полосы удержания.Таким образом, в предлагаемом устройстве, по сравнению с известными устройствами, достигается повышение точности синхронизации, а.также повышается надежность устройства за счет расширения полосы удержания,