Устройство для перебора кодов

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХ А РЕСПУБЛИК Ю 1) 0 15 31 НЫЙ НОМИТЕТ СССОБРЕТЕНИЙ И ОТКРЫТ ГОСУДАРСТ ПО ДЕЛАМ ПИ К АВТО 7 НИЕ ИЗОБРЕ МУ СВИДЕТЕЛЬСТВУ(56) 1. Каган Б.М. Электронные вы- . числительныесистемы, М., "Энергия", 1979, с. 922. филиппов А.Г Белкин О.С. Проектирование логических узлов ЭВМ. М., "Советское радио", 1974, с. 152 (прототйп).(.54)(57):УСТРОЙСТВО,Ц)1 Я .ПЕРЕБОРА КО,ЦОВ, содержащее (и)- разрядный двоичный счетчик (и - число разрядов в кодовых комбинациях), счетный; вход которого подключен к входу устс Я;)// / ройства, о т. л и ч а ю щ е е с ятем, чего, с целью повышения быстро.действия, оно до)толнительно содержит элемент НЕ и коммутаторы, причем вход устройства:соединен с первыми управляющими входами, коммутаторов и входом элемента НЕ, выход ко-торого соединен с вторыми управляющими входами коммутаторов, вход устройства является выходом старшегоразряда устройства, йрямые и. инверсные выходы каждого разряда счетчикасоединены с информационнь)ми входамисоответствующего коммутатора,. выходыкоммутаторов .являются выходами соответствующих младших разрядов,.устройства.фр и( 40 Изобретение относится к автоматике и вычислительной технике и можетнайти применение в высокопроизводительных вычислительных машинах исистемах.Известно устройство полного перебора всех и-разрядных кодов, представляющее собой двоичный счетчикс,последовательнымпереносом, Такоеустройство .позволяет последовательноперебрать все 2".кодовых и;разрядныхкомбйнаций (1Недостатком известного устройстваявляется низкое быстродействие припереборе всех 2 д кодов, связанноес тем, что выходной код формируется 15только после прохождения сигналапереноса по всем разрядам счетчика,Наиболее .близким к предлагаемомупо технической сущности являетсяустройство, содержащее счетчик с па Ораллельным переносом, счетный входкоторого является входом, а прямыевыходы разрядов - выходами устройства 2 .Недостатком устройства являются 25большие временные затраты на полныйперебор всех 2 кодов. Если времяформирования одного кода и счетчикес параллельным переносом определяется выражением ЗОт + "ргде ь - задержка на срабатываниелтриггерных схему,- задержка цепей параллельного переноса,, 35то время, затрачиваемое на полный;ойределяется формулой Во многих практичеСких случаях от счетчика требуется сформировать все 2 П возможные и-разрядные кодовые 45 комбинации, причем последовательность их появления не конкретиэирована.Целью изобретения является повышение быстродействия эа счет уменьшения временных затрат на полный пе, ребор всех возможных и-разрядиых кодов.Поставленная цель достигается тем, что устройство для перебора кодов, содержащее (и)-разрядный двоичный счетчик (и - число разрядов в кодовых комбинациях), счетный вход которого подключен к входу устройства, дополнительно содержит элемент НЕ и коммутаторы, причем вход устройства соединен с первыми управляю О щими входами коммутаторов и входом элемента НЕ, выход которого соединен с вторыми управляющими входами комму" таторов, вход устройства является выходом старшего разряда устройства, 65 прямые и инверсные выходы каждого разряда счетчика. соединены с информационными входами соответствующего коммутатора, выходы коммутаторов являются выходами соответствующих младших разрядов устройства.Если вписать 2" кодовых комбинаций, последовательно возникающих на и-разрядном счетчике, то нетрудно заметить, что, взяв первые 2 - ком-.и- бинаций, поразрядным инвертированием можно получить все остальные. Например, для трехразрядного счетчика 5-б-8-кодовые комбинации получаются как инверсии первых четырех; 1, 000 2. 001 3. 010 4. 0111 5. 100 ф б. 101 7. РО8. 111Таким образом, для получения всех 2 кодовых комбинаций необходимо сформировать только первые 2 комибинаций, остальные комбинации будут получены инвертированием первых.На чертеже представлена структур-ная схема устройства для перебора кодов.устройство содержит (и)-разряд" ный двоичный счетчик 1, коммутаторы 2, элемент НЕ 3, элемент ИЛИ 4, элементы И 5 и б, вход 7 устройства и .выход 8 старшего разряда устройства.Счетчик 1 предназначен для формирования 2"кодовых комбинаций и имеет прямые и инверсные выходы разрядов. Для определенности будем считать, что прибавление единицы происходит при переходе входного сигнала иэ единицы в нуль, Коммутатор 2 предназначен для передачи прямого или инверсного кода со счетчика на выход устройства в зависимости от управляющего сигнала, единичное значение кбторого означает передачу инверсного кода. Каждый разряд коммутатора 2 содержит элемент ИЛИ 4, а также элементы И 5 и б.устройство работает следующим образом.В исходном состоянии счетчик 1 обнулен, входной сигнал отсутствует, единичный сигнал с элемента НЕ 3 поступает на элементы И 5 всех разрядов коммутаторов 2, и прямой код 000 со счетчика 1 через элементы ИлИ 4 поступает на выход устройства. С приходом сигнала на вход 7 устройства коммутатор 2 переключается на передачу инверсного кода. Спустя время, определяемое задержкой коммутатора 2.), через элементы И б и ИЛИ 4 инверсный код 111 поступает на выход устройства, причем со" Ь - ;5 Ь кК,. -4 Я -. 1,5. д 5,. л Таким образом, предлагаемое устройство обеспечивает повышение быст- родействия. 1Составитель В, КайдановРедактор Н. Лазаренко Техред. Л,Микеш Корректор А. Зимокосов Заказ 8873/47 Тираж 706 ВНИИПИ Государственного комитета СССР поделам изобретений и открытий 113035, .Москва, Ж, Раушская наб., д. 4/5Подписное филиал ППП фПатент", г. Ужгород, ул. Проектная, 4 держимое счетчика 1 не изменяется.Переход входного сигнала иэ .единицыв нуль увеличивает содержимое счетчика 1 на единицу и открываеткоммутатор 2 для передачи прямого кода,в результате чего на выходе устройства получается код 0001. С приходом второго сигнала на вход 7 устройства по"его переднему фронту считывается инверсный код со счетчика1, т.е, 1110, а по заднему фронту формируется следующий код,. т.е.00010 и т.д, Однократный переборвсех кодовых комбинаций заканчивается кодами 011 и 1000. Для формирования и-разрядных кодов необходим (п)-разрядный счетчик, таккак значение старшего п-го разрядаперебираемых кодов, снимаемое с выхода 8 устройства, совпадает со значением входного сигнала, Так как 20оюрмирование асинхронного сигналаокойчания переносов требует значительных .апнаратурных затрат, то на практике на формирование каждого кодаотводится одно и то же время ,определяемое максимальным временемпереноса. В известном устройстве зтовремя определяется соотношениемлл6 + 6 гругде ь - задержка при срабатывании. 30лтриггерных схем;-р - задержка цепей параллельного переноса,Время, затрачиваемое на полный.перебор всех и-раэрядных кодов, определяется выражением35У=Я 1 ст+" ЭР) В данном устройстве одна половйнаи-разрядных кодов формируется эавремя13, фрк 1 где 1 - задержка коммутатора, а другую половину кодов получают через промежуток времени, определяемый задержкой коммутаторар л- (лОбщее время формирования всех и-разрядных кодов в данном устройстве составляет Таким образом, в предлагаемом устройстве по сравнению с известным временные затраты на полный перебор уменьшены в К раэТК="ъф "зР)Т у 1 л лт+р+ Я1к Учитывая, что при организации параллельного переноса в счетчике с й л л, Л