Дифференцирующее устройство

СООЭ СОВЕТСНИСОЦИАЛИСТИЧЕРЕСПУБЛИН 19) (11) 84 ТЕЛЬСТВ хОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ Н АВТОРСКОМУ а 21) 3462473/18-24а 22) 02.07.82(46) 30.10.83. Бюл, м 40а 72) Ю.М.Ефанов и С,И.Ткаченкоа 71) Специальное конструкторско-тнологическое бюро с опытным производством Института проблем криоби,логии и криомедицины АН УкраинскоССР(53) 681.335 а 088.8)а 56) 1. Авторское свидетельство СР 928368, кл, С 06 С 7/184, 1980,2. Авторское свидетельство ССС9 903902, кл. 6 06 6 7/18, 1980.3. Авторское свидетельство СССВ 301173, кл. С 06 6 7/18, 1969апрототип). а 54)(57) диФФеРенциРующее устРОЙстВО, содержащее группу ячеек памяти, каждая из которых соединена управляющим входом с соответствующим выходомраспределителя импульсов, а выходом - с соответствующим входом суммирующего у-илителя, подключенноговыходом через фильтр нижних частот квыходу устройства, причем вход распределителя импульсов соединен сшиной тактовой частоты, о т л и ч аю щ е е с я тем, что, с цельюупрощения устройства, каждая ячейкапамяти содержит ключ и запоминающийконденсатор, подключенный первойобкладкой к первой входной клеммеустройства, а второй обкладкой - квыходу ячейки памяти и к сигнальномувходу ключа, соединенного управляющим входом с управляющим входомячейки памяти, а выходом - с второйвходной клеммой устройства.Изобретение относится к автоматике и вычислительной технике и предназначено для дифференцирования аналоговых сигналов.Известно дифференцирующее устройство, содержац 1 ее запоминающие конденсаторы к ключи 1 .Известно также дифференцирующееустройство, содержащее запоминающие конденсаторы, ключи, входной резистор, дифференциальный усилитель, 1 О триггер, элементы,И и ИЛИ-НЕ, фильтрвысоких частот и фазовый детектор 21.Обцтим недостатком известных устройств является пониженная чувствительность при дифференцировании мед ленноиэменяющихся сигналов.Наиболее близким к предлагаемому является дифференцирующее устройство, содержащее группу ячеек, памяти, каждая из которых соединена управляющим входом с соответствующим выходом распределителя управляющих импульсов, а выходом - с соответствующим входом суммирующего усилителя, подключенного выходом через 25фильтр нижних частот к выходу устройства, причем вход распределителя управляющих импульсов соединен с шиной тактовой частота и с выходом элемента задержки, подключенного входом к тактовому выходу амплитудного модулятора, соединенного входом с входом устройства, а прямым и проти" нофазным информационными выходами с несколькими входами нечетных и четных ячеек памяти соответственно35 выполненных на магнитных аналоговых усредняющих элементах 2 .Недостатком прототипа является сложность устройства.ЩЦель изобретения - упрощение устройства.Поставленная цель достигается тем, что в дифференцирующем устройстве, содержащем группу ячеек памяти, каждая из которых соединена управляющим входом с соответствующим выходом распределителя импульсов, а выходом - с соответствующим входом суммирующего усилителя подключенного выходом через фильтр нижних частот к выходу устройства, причем вход распределителя импульсов соединен с шиной тактовой частоты, каждая ячейка памяти содержит, Ф подключенный первой обкладкой к первой входной клемме устройства, а второй Обкладкой - к выходу ячейки памяти и к сигнальному входу ключа, соединенного управляющим 6 О входом с управляющим входом ячейки памяти, а выходом - с второй входной клеммой устройства.На чертеже кзображена блок-схема дифференцирующего устройства, 65 Устройство содержит группу ячеек 1 памяти, каждая из которых содержит ключ 2 и запоминающий конденсатор 3, подключенный первой обкяадк:;й к первой входной клемме устройства, а второй обкладкой - к выходу ячейки 1 памяти к к сигнальному входу ключа 2, соединенного управляющим входом с упраняяющим входом ячейки 1 памяти, а выходомс второй нходной клеммой устройства, Каждая ячейка 1 памяти соединена управляющим ВхОдОм с сООтнетстн"с;зим ныКодом распределителя 4 импуль:он, а выходом - с соотнет. Тнутзщим входом сум-. мирующего Усилителя 5, Выход Усилителя 5 через фтр б нижних чатот подключен к ьы оду устройства з вход распределителя 4 соединен с шиной 7 тактовой частоты.Дифференцирующее Устройство работает следующим ОбразомНа входные клеммы поступае д.лфФеренцируемый аналоговый сигнал а на вход распределителя 4 импульсон импульсы тактовой частоты,. При этом на выходах распределителя 4 Формируется иоследонательность ,пранляющих импульсов. При поступлении этих импульсон на управляющие нх:ды соответствующих ключей 2 эт: клю-ли открываются замыкаются), т.е, проИСХОдИт ПОДКЛЮЧЕНИЕ СОО=НЕТСТНУЛт:.;Е - го запоминающего конденсатора 3 к входным клеммам устройства, При этом НаПРЯжЕНИЕ Иа ПОДКЛтОЧЕННОМ ЗИПОМИ- нающем конденсаторе 3 становится равным входному дифференцкруемому напряжению. Все остальное время, т,е, в паузах между подключениям.; к входным клеммам, соответствующие ключи 2 разомкнуты и конденсаторы 3 подклтзчены между соответствующими входами суммирующего усилителя 5 и первой верхней на чертеже, нходчой клеммой ф При этом н ход но вепря ж у н через запоминающие конденсаторы 3 поступает на соответствующие входы суммирующего усилителя 5, который осуществляет суммирование с равными коэффициентами передачи по всем входам, Хаким образом, н каждый текущий момент времени один из запоминающих конденсатсрон 3 всегда подключен к входным клеммам устройства, н то время как приращения входного напряжения относительно трех запомненных значений через осталь= ные запоминающие конденсаторы поступают на входи суммирующего усилителя 5 е ПОкольку Управляющие им пульсы поступают на ключи 2 последо- вательно, соответственно происхс;ит и запоминание конденсаторами 3 текущих значений входного напряжения,. а значит и компенсация абсолютнс величины входного напряжения й ре- дЕЛаХ цИКЛа ОПрОСа-,эаПИСИт,. ПОЗТОМУ