Логический пробник

(71) Заявит ьковский автомобильный завод ЛОГИЧЕСКИЙ ПРОБ элементы задержки, повторитель, соединейный выходом с входом дифференциапьного усилители, первый выход которого соединен через усилитель с входом первого инвертора второй выход - с входом второго инвертора, выходЫ первого и второго инвертора соединены с соот ветствующими первыми и вторыми входами первого индикатора и трнттера, первый, выход которого соединен с входом второго индикато; ра, непосредственно и через первый элемент задержки - с третьим входом триггера, сое. диненного четвертым входом через второй эле. мент задержки с вторым вцходом триггера.На чертеже приведена блок-схема устройства.Пробникциапьный содержит повторитель 1. ФИФферЮ- . силитель 2, первый элемент 3 соглаль 4, первый инвертор 5, вто.6 согласования, второй инвертор 8, первый 9 и второй 10 зле.ржки, второй 11 и первый 12 юнт сования у рой элеме 7, трнггменты зад я цель достигается т обнике, содержащем торы, триггер, первы м, чтовпервый нй и второй аторы.робник 1Изобретение относится к контрольно. измерительной технике и может быть нспольэо. вано нри наладке и контроле цифровых узлов на интегральных схемах.Известен логический пробник, сбдержащий источники питания, элементы сравнения, логический преобразователь, индикатор М.Недостатком известного пробника являются ограниченные функциональные возможности иэ-за невозможности регистрации импульсных сигналов.Наиболее близким к изобретению является испытатель цифровых интегральных схем, со. держащий повторитель, дифференциальный уси. литель, усилитель, элементы задержки, два триггера, индикаторы, элементы согласования, элементы блокировки 23Недостатком известного устройства является его сложность.Цель изобретения - упрощение логического пробника.Поставленна е логическом прВторой индика работает следующим образом.напряжения. Состояние триггера 8 в данномслучае не определено, Если на вход пробникаподан уровень напряжения логической "1", топроизводится установка триггера 8 "единич.ным" уровнем напряжения с выхода первого блока инвертора 5 при условии совнадения его с "единичным" уровнем напряженияс выхода второго элемента задержки 10 (впротивном случае состояние триггера 8 подтвер.16 ждается),После установки триггера 8 в "Г производится засвечивание индикатора 11, Высокимуровень напряжения с первого выхода, триггера8 через элемент задержки 9 поступает на тре.(э тий вход триггера 8, подготавливая триггер 8к перебросу по сигналу логической "1", поступающему с выхода инвертора 7 при логическом "0" на входе пробника,Время горения индикатора 11 зависит при20 поступлении на вход пробника импульсов отзадержки элемента 9, а время его погасанияот задержки элемента 10,Комбинация состояний индикаторов 11 и 12позволяет судить об уровне сигнала, поданногоИ на вход пробника, Засвеченное состояние инди.катора 11 свидетельствует о наличии на входепробника уровня напряжения логической "1".Отсутствие свечения индикатора 11 указываетна наличие на входе испытателя уровня напря.жения логического "О". Наличие импульсовна входе пробника вызывает мерцание инди.катора 11, причем время засвеченного и не- .засвеченного состояний первого индикатора11 определяется значением задержек элементов9 и 10, Засвеченное состояние индикатора 12,независимо от состояния индикатора 11, ука.3зывает на наличие на входе пробника напря.жения, уровень которого находится в преде.лах между верхней границей уровня напряжения логического "0" и нижней границей уров.ня напряжения логической "1", Индикатор 12засвечивается также и в том случае, если входпробника не подключен к источнику сигналов(обрыв связи, соединяющий вход испытателяс выходом источника сигналов). С помощьюэлементов 3 и 6 устанавливаются пороги сра.батываиия логического "О" и логической "1"пробника,Таким образом, в предлагаемом пробникеза счет новых связей элементов 8-11, соф держится меньше элементов и меньшее коли.честно"связей между элементами чем в известном, что упрощает логический пробник. Формула изобретения Логический пробник, содержагций перва(й и второй индикаторы, триггер, первый и вто.3 100492 4Напряжение с вывода испытуемой микро.схемы подается и:. вход повторителя сигналов1, характеризуемого большил входным сопро.тивлением и малым значением входной емкости и предназначенным для того, чтобы ис.пытатсль не вносил изменений в режим ис.пытуемой микросхемы. С выхода повторите.ля 1 напряжение подается на вход дифференциального усйлителя 2, на выходах котороговырабатываются напряжения, уровень которыхсоответствует уровню напряжения, поданногона вход пробника. Если напряжение на входеиспытателя имеет уровень логической "1", тона первом выходе дифференциального усили.теля 2 вырабатывается высокий уровень напряжения. Если напряжение на входе испытате.ля имеет уровень логического "0", то высокий уровень напряжения вырабатывается навтором выходе дифференциального усилителя 2. В описанных выше случаях уровнивырабатываемых на выходах дифференциального усилителя 2 взаимно противоположны.Если вход пробники не подключен к источнику сигнала или на его вход подано напряжение,.уровень которого находится в пределах между верхней границей уровня напряжения логического "0 и нижней .границейуровня напряжения логической "1", то в данном случае на обоих выходах дифферснци.ального усилителя 2 вырабатываются низкиеуровни напряжения, инвертируемые элементами 3 и 6.Напряжения, вырабатываемые на первоми втором выходах дифференциального уси.лителя 2, через первый согласующий элемент3, усилитель 4, первый инвертор 5 и черезвторой согласующий элемент б и второйинвертор 7 вьщеляются на выходах первогои второго инверторов 5 и 7 в виде соответствующих напряжений логического уровня"0" или "1", Так, если на первом (втором)выходе дифференциального усилителя 2 при.сутствует высокий (низкий) уровень, то эасчет известного интегрирования элементами3, 6, 5 и 7 инвертора 5 (7) вьщеляется со.ответствующий уровень напряжения логической "1" (логического "0").Если вход пробника не подключен к источнику сигнала или на него подано напряже.ние, уровень которого находится в пределахмежду верхней границей уровня напряжениялогического "О" и нижней границей уровнянапряжения логической "1", то происходитзасвечивание (пщикагора 12 за счет подачина его входы уровней напряжения логичес.кого "0", снимаемых с выходов первого и Ивторого инверторов 5 и 7, Индикатор 12засаечиваетсн только тогда, когда на обаего входа поданы шокис ур впи (" нулевые" )тавитель В ред О.Неце едактор Н. Волови рект гар Подписи Заказ 1877/5 Тираж 708Государственного комитета ССелам изобретений и открытийсква. Ж, Раушская наб., д. ВНИИПпо13035,лиал ППЛ "Патент", г. Ужгород, ул, Проектная,5 10 О 49 рой элементы задержки, повторитель, соединен. ный выходом с входом диЦкренцнального усилителя, первый выход которого соединен через усилитель с входом первого ннвертора, второй выход - с входом второго инвертора о т л н ч а ю щ и й с я тем, что, с це..лью упрощения пробника, выходы первого и второго инвертора соединены с соответствующими первыми и вторыми входами первого индикатора и триггера, первый выход кото О рого соединен с входом второго индикатора 22 6непосредственно и через первый элемент эадержки - с третьим входом триггера, сосдипенного четвертым входом через второй элемент задержки с вторым выходом триггера. Источники информациипринятые во внимание прн экспертизе1. Авторское свидетельство СССР Яф 513330,кл. 0 01 й 31/28, 1976,2. Испытатель цифровых интегральных схемИЦИС, ,Техническое описание, 1975 1 прототип).