Аналого-цифровой преобразователь

(22) Заявлено 190181 (21) 3241285/18-21 с присоединением заявки Нов(23) ПриоритетГосударственный комнтет СССР по делам изобретеннй н открытий(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ оИзобретение относится к автоматике и вычислительной технике и можетбыть использовано в системах обработки информации и контроля. 5Известна схема аналого-цифровогопреобразователя (АЦП) поразрядногокодирования с обратной связью, в цепи которой включен преоброэователькод - напряжение (ПКН). Основными уз.лами такого АЦП являются ПКН, схемасравнения, устройство управления,. содержащее регистр выходного кода и схе,му Формирования поразрядных тактов 1.Недостатком аналога является низкая точность преобразования,Известен преобразователь напряжения в код, содержащий генератор им-пульса, триггер, ключ, источник на-,пряжения с весОм, нуль-индикатор,узел Формирования запуска, вентили,распределитель импульсов, регистр уп.равления цифро-аналоговый преобразо 1ватель и овяэи между ними 2)Недостатком его является то, чтовозможны сбои при преобразовании периодическйх сигналов.Цель изобретения - повышение точности преобразования как постоянных,так и периодических импульсных напряжений. Поставленная цель достигается тем что в аналого-цифровой преобразователь, содержащий преобразователь коднапряжение, выход которого соединен с первым входом первого блока срав.нения, а вход через регистр управления соединен с выходом элемента И, второй вход первого блока сравнения соединен с шиной входного напряжения, введены второй блок сравнения, триггеры памяти сигналов сравнения и наличия входного напряжения, триггер управления и счетчик формирования длительности такта, дешифратор, триггер формирования одиночного синхроимпульса, причем выход первого блока .сравнения.соединен с входом триггера памяти сигнала сравнения, выход котоРого соединен с входом управления регистра управления, 3-вход - с Ь - выходом дешифратора, С вход соедийен с шиной синхронизации и с С входами триггеров памяти сигналов сравнения и наличия входного напряжения, триггера управления, триггера формирования одиночного синхроимпульса, счетчика формирования длительности такта и первым входом элемента И, а К-вход соединен с К-входом триггера управления и с -выходом дешифратора,-вы 1001461ход которого соединен с Э-входом триг.1гера управления, а -выход соединновку в 1 триггеров 3 иЪ инеи превышении 0 3 анноР б прис вторым входом элемента И К 0ад ого минимальнотриггера формирования ои -входом го уровня ко и ения одиночного син. Блок 1 фо миФд руемого напряжения ЬО,хроимпульса вход фР же дешифратора со- новку в 1 тригге а 4 иформирует разрешение на устаро ро 5 О Оразрядов счетчика формирования длищ Э. В состоянии 1ге 3 ази тригтельни- гер разрешает счет импульсов частольности такта, выход старшего раз- ты то счетчику 5 кото ыйряда которого соединен с К-входомтриггера наличия входного напряжениядлительность такта кодирования. Выи Э-входом триггера формир - 10ходы 1-го и 2-го аэ я о1-= р д в счетчика 5ночного синхроимпульса аования оди- поданы на вхо ед д шифратора 7, котодинан с инверсным выхьса, а -вход сое- рый форми ет поодом триггера пастробыРУ порядку временныемяти входного напряжения 3- оч.1пРичем строб 1,вход кото соответствует нулеворого соединен с входом триггера управ- разрядов счетчика 5.му состоянию 1-голения и выходом второго блока сравне П ири установке в1старшегония, первый вход которого соединен с разряда счетчика 5 пошиной минимального кодируемого напрясчетчика 5 подается разрешежения, а второй вход с шиной входногоние на установк в Оу О триггера 3,При наличии разрешения с выходанапряжения, причем выход триггера уп- блока 2 триггер 3 устанавливается вРавления соединен с третьим входом О толькотолько на период частоты о иэлемента И, четвертый вход которого далее снова устанавливается в 1соединен с выходом триггера. формиро- и счетчик 5 начинает формирование нования одиночного синхроимпульса, а ного такта, При отсутствии разрешениявыход соединен с синхровходом регист с выхода блока 2 триггер 3 устанавлира управления, нход установки кото-ввается в О и остается в состоярого подключен к шине начала преобразования,нии О до поступления нового разрешения с выхода блока 2,На чертиже представлена электри- триггер 3 запре.и поддерживаетцифрового р браэователя,ци рового преобразователя,осуществляет запоминание разрешенияПреобразователь содержит блоки 1и 2 сравнения, триггеры 3 и 4 памяти с выхода блока в стробе 1, т,е. фактсоответственно наличия входного на- выполнения условия Опряжения и сигналов сравнения счетпкОь)сравнения, счет- Триггер 6 осуществляет запоминаниечик 5 формирования длительности так- разрешения с выхода блока 2, т,е.та, триггер б управления, дешифратор 7 35 факт наличия О в тр б. Уакт наличия Э в стробе ъ. Установ"триггер 8 формирования одиночного син- ка в "О" триг герон 4 и би б производитсяхроимпульса, элемент 9 И, регистр 10 в стробео .управления (РУ), преобразователь 11код - напряжение, При запоминании разрешения с выУстройство работает следующим об 40 хода блока 2 триггер б устанавливаетразом. ся в 1 и дает разрешение Ма выПосле подачи сигнала начало пре- дачу импульсов элементов 9 по строобраэования (НПР) все разряды РУ, бу , После выдачи одиночного импульв том числе и старший устанавливают- са в стробе б триггер 8 устанавливася в состояние О. По первому 45 ется н Ои закрывает элемент 9.синхроимпульсу (СИ) после подачи НПР При поступлении разрешения со старстарший разряд устанавливается в со- шего разряда счетчика 5 триггер 8стояние 1, СИ в РУ поступают не сйова устанавливается в 1 и выпостоянно, а в каждом такте форми- дает разрешение на элемент 9 для вы-Руется одиночный СИ только при усло- дачи нового импульса в очередном таквии наличия кодирующего напряжения те. Запоминаемый сигнал сравнения сО в момент его сраннения с запря- триггера 4 и сформированный импульсыжением О пкн . Результат сравненияэлемента подаются в РУ 10. Сигнал надля каждого такта кодирования запо- личия входного напряжения в каждомминается. В отсутствии же кодируемого такте запоминается после запоминаниянапряжения в момент сравнения в дан-сигнала сравнения, что исключает выда.ном такте СИ не формируется, и АЦП чу ложных сигналов сравнения. Устапрерывает процесс кодирования, сох- новка в О по сигналу начала прераняя неизменным предыдущее состоя- образования старшего разряда регис - .ние разрядов РУ. тра 10 и последующаяего установкаПроцесс кодирования продолжается 60 в 1 ф по первому импульсу исключаетпри ноных поступлениях кодируемого влияние сигнала начала преобразованапряжения Оз до выдачи сигнала ко ния, который поступает в произвольныенец преобразования. Кодируемое напря. моменты времени относительно синхрожение 08 подано на блоки 1 и 2. импульсов, на длительность тактаБлок 2 формирует разрешение на уста старшего разряда регистра 10. При1001461 Формула изобретения 10 аказ 144474 Тираж 934 Подписное 1 ЗНИИП лиал ППП "Патент",г,ужгород,ул,Проектная,4 этом заданная длительность такта старшего разряда сохраняется, что исключает погрешность от незаконченных переходных процессов в узлах АЦП.Таким образом, в преобразователе осуществляется кодирование как посто янных так и импульсных периодических напряжений. Аналого-цифровой преобразователь, содержащий преобразователь код - напряжение, выход которого соединен с первым входом первого блока сравнения, 1 5 а вход через, регистр управления соединен с выходом элемента И, второй вход первого блока сравнения соединен с шиной входного напряжения, о т л иающи Йповышения точности преобразования как постоянных, так и переодических импульсных напряжений, в него введены второй блок сравнения, триггеры памяти сигналов сравнения и наличия 25 входного напряжения, триггер управления и счетчик формирования длительности такта, дешифратор, триггер формирования одиночного синхроимпульса, причем выход первого блока сравнения соединен с входом триггера памяти сигнала сравнения, выход которого соединен с входом управления регистра управления, 3-вход - с Ь -выходом дешифратОра, с-ВхОд сОединен с шиной 35 синхронизации и с С-входами триггеров памяти сигналов сравнения и наличия входного напряжения, триггера управления, триггера формирования одиночного синхроимпульса, счетчика форми.рования длительности такта и первымвходом элемента И, а К-вход соединенс К-входом триггера управления ивыходом дешифратора,-выход которого соединен с Э -входом триггера управления, а-выход соединен с вторым входом элемента И и К-входом триг.гера формирования одиночного синхроимпульса, вход же дешифратора соединен с выходами первого ивторого разрядов счетчика формирования длительности такта, выход старшего разрядакоторого соединен с К-входом триггераналичия входного напряжения и 3 -вхо- .дом триггера формирования одиночногосинхроимпульса, а К -вход соединен синверсным выходом триггера памяти.входного напряжения, 3 -вход которогосоединен с входом триггера управленияи выходом второго блока сравнения,первый вход которого соединен с шинойминимального кодируемого напряжения,а второй вход с шиной входного напряжения, причем выход триггера управления соединен с третьим входом элемента.И, четвертый вход которого соединенс выходом триггера формирования одиночного сннхроимпульса, а выход со-.единен с синхровходом регистра управления, вход установки которого подключен к шине начала преобразования,Источники информации,принятые во внимание при экспертизе1. Гитис Э,И, Преобразователи информации для электронных цифровых вычислительных устройств. И., 1975,с. 298.2. Авторское свидетельство СССРР 365829, кл. Н 03 К 13/17, 25,12.70.