Декодирующий накопитель

Союз СоветскихСоциалистическихРеспублик ОП ИСАНИЕИЗОБЬЕТЕ Н ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 843215 Фф(23)Приоритет лР делам изобретений . открытий Опубликовано 30.06,81. Бюллетень 24Дата опубликовамия описания 30.06.81(72) Автор изобретения И.Ф,Хомич Пензенский завод - ВТУЗ при заводе ВЭМ филйал Пензенского . политехнического института(54) ДЕКОДИРУЮЩИЙ НАКОПИТЕЛЬ Изобретение относится к импульсной технике и может найти применение в устройствах повышения достоверности передаваемой информации.Известны устройства для мажоритарного декодирования двоичных кодов5 при трехкратном повторении сообщений, которые содержат регистры сдвига и логические элементы 11.Однако эти устройства имеют ограниО ченные функциональные возможности,Известен также декодируюций накопитель, содержащий ключ, в-разрядный сумматор и счетчик повторений, соединенный с управляющим входом клю 5 ча, выход которого соединен с накопителем, и анализатор Г 23.Недостаток накопителя - сложность и как следствие - низкая надежность.Цель изобретения - повышение надеж 20 ности функционирования.Указанная цель достигается тем, что в декодирующий накопитель, содержащий ключ, счетчик повторений,входы которых объединены и подключены к входной шине, выход счетчика повторений соединен с управляющим входом ключа, выход которого через последовательно соединенные накопитель и в-разрядный сумматор подключен ко входу анализатора, введены дискриминатор, пороговый элемент и переключа-. тель, при этом первые входы дискриминатора и переключателя соединены с входной шиной, а вторые входы подключены соответственно к выходу накопителя и выходу дискриминатора, выход переключателя соединен со входом ш;разрядного сумматора, вход и выход порогового элемента соединены соответственно с выходом ш-разрядного сумматора и входом ключа.На чертеже приведена структурная схема декодирующего накопителя.Устройство содержит входной ключ 1., накопитель 2, имеющий в разрядов на каждый принимаемый знак, счетчик 3 повторений, в-разрядный сумматор 4,.8432 Формула изобретения 35 аж оное каз 5163 Филиал ППП "Патент 1,г,ужгород,ул.Проектная дискриминатор 5, переключатель б,пороговый элемент 7 и анализатор 8.Работает устройство следующим образом.Принимаемая двоичная последователь 5ность знаков сообщения поступает через ключ 1 в накопитель 2. При последующих повторных передачах сообщения счетчик 3 переводит ключ 1 вположение, когда знаки с выхода накопителя 2 через ш-разрядный сумматор и пороговый элемент 7 снова поступают на его вход.Дискриминатор 5 производит сравнение вновь принимаемых знаков с накопленными и вырабатывает управляющие сигналы на переключатель б. Еслиуказанные знаки совпадают, то единичный сигнал поступает на суммирующийвход а-разрядного сумматора 4, а при 20несовпадении знаков - вычитающий входв-разрядного сумматора 4,В результате этого в накопителе 2для каждого знака сообщения содержится а-разрядное двоичное число, определяющее значение накопленного знака(1 или 0) и абсолютную величину разности между количеством принятых единичных и нулевых знаков на любое (конечное) число циклов повторения сообщения,Для этого достаточно разрядностьнакопителя 2 для каждого знака выбратьтак, чтобы выполнялось соотношение где С(1); й(0) - количество единичных 40и нулевых знаков, принятых за заданное число циклов повторения сообщения соответственно. 45 15 4Значение Ь о 1 может быть установлено, исходя из требуемой достоверности приема сообщения в канале связи с заданной интенсивностью помех. В том случае, когда на одной из позиций накопителя 2 значение Ь =О, а дискриминатор 5 вырабатывает сигнал несовпадения, то значение накопленного знака инвертируется и к нему приписывается значение Л =1.Таким образом, отпадает необходимость в дешифрации знаков накопленной информации при любом числе циклов повторения сообщения, что упрощает построение устройства при параллельном считывании информации из накопителя 2 и повышает надежность функционирования. Декодирующий накопитель, содержащий ключ, счетчик повторений, входы которь 1 х объединены и подключены к входной шине, выход счетчика повторений соединен с управляющим входом ключа, выход которого через последовательно соединенные накопитель и ш-разрядный сумматор подключен ко входу анализатора, о т л и ч а ю - щ и й с я тем, что, с целью повышения надежности функционирования, введены дискриминатор, пороговый элемент и переключатель, при этом первые входы дискриминатора и переключателя соединены с входной шиной, а вторые входы подключены соответственно к выходу накопителя и выходу дискриминатора, выход переключателя соединен со входом щ-разрядного сумматора, вход и выход порогового элемента соединены соответственно с выходом ш-разрядного сумматора и входом ключа.