Устройство для восстановлениястираний и исправления ошибок вкодовой последовательности

Номер патента: 1735908

Опубликовано: 23.05.1992

Авторы: Галкин, Комаров

МПК: G11C 29/00

Метки: дефектов, запоминающем, исправления, ошибок, устройстве

...если код записываемой информации и код дефектов совпадает с согласующим словом, что показано на примере.При считывании информации с входа 2 в накопитель 1 поступает код адреса, На вход 14 поступает сигнал для считывания и информация с выходов накопителя 1 через коммутатор 12 ( на вход 13 поступает сигнал управления) поступает на входы блока 9 и записывается в него при поступлении соответствующих сигналов по входам 10, Затем на входы 10 поступают сигналы вывода с корректированной информации (исправляется один сбой, если он произошел при хранении информации в накопителе 1), Информация поступает на вторые входы блока 8 сумматоров по модулю два, а сигналы адресных информационных разрядов (А разрядов) поступают на адресные входы блока 7...

Номер патента: 174207

Опубликовано: 01.01.1965

Автор: Попов

МПК: H03K 5/19, H03M 13/51

Метки: исправления, многократных, ошибок, пакетов

...запоминающих устройств 7.При декодировании последовательностьпринимаемых сигналов, поступающих с выхо да дискретного канала на входной зажим 10декодирующего устройства (фиг. 3), подают на входной распределитель 11 и проверочный регистр 12, аналогичный проверочному регистру 5 кодирующего устройства.Первые к сигналов каждого из У участков подают на соответствующее запоминающее устройство 13 и на регистр 12, а последние г сигналов - только на регистр 12. В этом регистре образуются проверочные сигналы 25 по принимаемым информационным и происходит их вычитание по модулю основания кода из принимаемых проверочных сигналов, После приема последнего и-го сигнала каждого участка регистр 12 содержит синдром З 0 этого участка. Сразу после его...

Номер патента: 1115055

Опубликовано: 23.09.1984

Авторы: Звездогляд, Смирнов, Шарыгин

МПК: G06F 11/10

Метки: исправления, многократных, обнаружения, одиночных, ошибок

...соединен с первым входом сумматора по модулю два, распределитель импульсов, выход которого соединен с управляющими входами входного регистра, блока деления, выходного регистра и первым входом триггера, блок обнаружения ошибок, последний содержит дешифратор исправляемых ошибок, группу дешифраторов неисправляемых ошибок, элемент ИЛИ и элемент И, причем выход дешифратора исправляемых ошибок соединен с вторым входом сумматора ло модулю два, выходы дешнфраторов неисправляемых ошибок группы через элемент ИЛИ соединены с первым входом элемента И, второй вход которого соединен с выходом распределителя импульсов, а вы15055 3ход - с вторым входом триггера, выходкоторого является выходом ошибки устройства, входы дешифратора исправляемых ошибок и...

Номер патента: 1162053

Опубликовано: 15.06.1985

Авторы: Евсеев, Крук

МПК: H03M 13/39

Метки: исправления, многократных, обнаружения, одиночных, ошибок

...присутствует разрешающий сигнал с четвертого выхода блока 7 управления, а на информационный выход вычислителя 8 синдрома последовательно 40 поступают символы принимаемой комбинации. В результате через И тактов в вычислителе 8 синдрома будет записан синдром принятой комбинации. 45Если ошибки в принятой комбинации отсутствуют,то на,первом выходе блока обнаружения ошибок формируется разрешающий сигнал, который поступает на первый управляющий вход первого 50 ключа 4, а на втором выходе - запрещающий сигнал, который поступает на информационный вход второго ключа 5 и на первый вход датчика 6 ошибок, запрещающий осуществление в нем .55 сдвигов. При подаче на второй управляющий вход первого ключа 4 разрешающего сигнала с первого выхода...

Номер патента: 1205312

Опубликовано: 15.01.1986

Авторы: Евсеев, Ковалев, Крук

МПК: G06F 11/08, H03M 13/05

Метки: исправления, обнаружения, ошибок

...МЫХ СИМВОЛОВ )(т 5:тл с след лпщему прави)у: /3; = 1 5 :;.Пи смвол принят ненадежно, т. е. ;этлтли гуда соответствующего ему сиг;:,: г имеет значение, ааспсложенное :.е;ду цвумя псроговьпи уровнями.с аьОГ)леннььп. :в двухпороговом бло ке 2, Кроме того, с вьсхода буфс рио облока 3 памяти принятое лноичное слово записывается через элсмент ИЛИ 8 в буферный регистр 26 блока 9 обнаружения ошибок. В ре -зультате через 11 тактов в основном блоке 4 памяти оказывается записанным принятое слово, в регистре 18 полинома ошибок блока 7 формирования полиномов ошибок записан двоичныйвектор, в котором единицы соответствуют ненадежно принятым символам, а в управляющем триггере 16, к счетному входу которого подключен выход второго ключевого элемента...