Запоминающее устройство с обнаружением ошибок

(22) Заявлено 050477 (23) 2472 ббб/18 оедмнемием заявки Ио Государстаенный коинте СССР по делан нзобретеннй и открытийПриорите убликовамо 0 507,79, та опубликования оп Ьоллетемь Ио 2 амин 05.07,79(54) ЗАПОМИНАККЦЕОШИ информации,ровать общеэффективнопителя за спод контролпри восьмиконтрольныеемкости накЦелью иэние эффе когдколсполет вныеазрядразрпитебретктив ия является увей емкости устройстличева. Цель достигается тем, что устройство содержит дополнительный сумматор, счетчики и вычитатель, приэтом выходы сумматоров соединены свходами счетчиков, выходы которыхподключены ко входам вычитателя, авыходы дополнительного сумматорасоединены с выходами третьего и чевертого блоков сверток по модулюдва.На чертеже представлена блокустройстваУстройство содержит накопительсоединенный с входным 2, выходным3 и адресным 4 регистрами, первый5, второй б; третий 7 и четвертыйблоки сверток по модулю два, суммат9, дополнительный сумматор 10, счетчики 11 и 12 и вычитатель 13. Вы-схе Изобретение касается запоминаю-щих устройств.Известно запоминающее устройство(ЗУ) с обнаружением ошибок, котороесодержит накопитель, входной и выходной регистры, адресный блок и блоки сверток по модулю два 1. Обнаружение ошибок в этом ЗУ основанона запоминании контрольных битов вэлементах памяти накопителя, специально отведенных для этих целей,что приводит к аппаратурной избыточности,Из известных устройств наиболеегблизким по технической сущности кизобретению является запоминающееустройство с обнаружением ошибок,содержащее накопитель, соединенныйс входным, выходным и адресным реги-страми, первый и второй блоки сверток по модулю два, входы которыхподключены ко входам адресного и входного регистров, а выходы - ко входамсумматора, третий и четвертый блокисверток по модулю два, входы которыхсоединены соответственно со входамнадресного регистра и с выходами выходногорегистра (21.Недостатком этого устройстваявляетсято, что при обработке блоков необходимо фикси" чество ошибок, незуется емкость нако ыделения ее части азряды; Например, ных словах под ды отводится 12,5,обнуляется. К началу записи новогоблока информации обнуляются оба счетчика 11 и 12,Изобретение позволяет увеличитьэффективнуюемкость накопителя засчет использования элементов памяти,5 отведенных под контрольные разряды,цля хранения обрабатываемой информации. При одинаковой емкости обрабатываемой информации, по сравнениюс известным, в предложенном устройстО ве экономится соответствующее коли-чество элементов памяти. Например,при реализации устройства емкостью1024 восьмиразрядных слов, несмотряна введение дополнительных узлов,эквивалентных 40-50 элементам памяти, экономится, примерно, 1000 элементов. Формула изобретения 20ЗапоминаЮщее устройство с обнаружением ошибок, содержащее накопитель,соединенный с входным, выходным иадресным регистрами, первый и второйблоки Сверток по модулю два, входыкоторых йодключены ко входам адресного и входного регистров, а выхбд "ко входам сумматора, третий и четвертый блоки сверток по модулю два,входы-которыхсоединены соответственносо входамй адресного регистра и свыходами выходного регистра, о тл и ч а ю щ е е с я тем, что, с цельюувеличения эффективной емкости устройЗ 5ства, оно содержит дополнительныйсумматор счетчики и вычитатель,при этом выходы сумматоров соединенысо входами счетчиков, выходы которыхподключены ко входам вычитателя, а 40 входы дополнительного сумматора соединены с выходами второго и третьегоблоков сверток по модулю два. Источники инфбрмации, принятые во45 внимание при экспертизе1. Патент США Р 3599146,кл. 340- 146. 1, 1971.2, Патент Великобритании Р 1398652,кл. (3 11 С 29/00, 1975,Йаз 389 дписное 3 672655.)ходы сумматоров 9 и 10 соединены совходами счетчиков 11 и 12, выходы: которых подключены ко входам вычитателя 13. Входы сумматора 10,соединены с выходами блоков 7 и 8.Устройство работает следующимобразом.В режиме записи код адреса и Кодзаписываемого слова подаются, соответственно на входы адресного 4.ивходного 2 регистров, и производитсязапись слова в соответствующую ячейку накопителя 1, Одновременно код. адреса и код записываемого слова"йодаются соответственно на первый 5второй 6 блоки сверток, которые вы. рабатывают биты четности адреса и"записываемого слова, Бити четностиобъединяются сумматором 9 в результирующий бит, который эапйсываетсяв счетчик 11. Таким образом, к концузаписи всего блока инФормаций в накопитель 1 счетчик 11 заФиксирует количество результирующих одиночныхбитов, равных 1. Зафиксированноесчетчиком 11 4 исло сохраняется дотех пор, пока соответствующий блокинформации находится в накопителе 1.В режиме считывания соответствую- .щее коду адреса число извлекается иэнакопителя 1 и поступает на выходустройства,ГОдновременио код адреса подаетсяна третий блок 7 сверток, а считанноечисло в . на четвертый блок сверток 8Эти блокн вырабатывают соответствую"щие биты четности, которые объединяются,в сумматоре 10, а результирующийбит записывается счетчиком 12, После считывания последнего числа блокаинформации в счетчике 12 будет зафиксировано количество результирующихбитов, равных 1, Затем содержимое.счетчиков 11 и 12 подается навычитатель 13, и при отсутствии ошибок вычитатель покажет число, равноенугю. При наличии ошибок вычитатель13 покажет их общее количество,Если колнчество ошибок недопустимовелико, считывание блока информацииможет быть произведено повторно,при этом счетчик 12 предварительно иал ППП Патент, Ужгород, ул, Проектная,4