Импульсный преобразователь

Сеноз Советскик Социалистическик Республик(51)М. Кл.2 с присоединением заявки М 9 Н 03 К 5/18 Государственный комитет ссср по делам изобретений и открытий(23) Приоритет Опубликовано 0505,79. Бюллетень И 9 17 Дата опубликования описания 050579(71) Заявитель 54) ИМПУЛЬСНЫИ ПРЕОБРЛЭОЭАТ мпульсйойраэоватриггекото ых е позволя следоваордон З 0 т-Изобретение относится к итехнике,Известен импульсный преобтель (1 содержащий входныеры, на информационные входы рподается сигнал, закодированный судвоенной плотностью, а на тактируемые входы, - первая и вторая .последовательности синхроимпульсов,взаимно смещенные по фазе; выходытриггерон соединены со входами вентилей К, выходы которых инвертируются и обьединяются вентилем НЕИЛИ для получения одной импульснойпоследовательности.Этот преобразователь н етсуммировать импульсные потельности,Наиболее близким по техническойсущности к заявленному является импульсный преобразователь, содержащий дна входных триггера, один входкаждого из которых соединен с соответствующей входной шиной, вторые нхо"ды соединены между собой и подключены к шине синхросигнала, а выходкаждого входного триггера соединеним входом соответствующего Фщего триггера и одним из вхоого различителя третий и че вертый входы различителя соединены с выходами Формирующих триггеров, вторые входы которых соединены со второй шиной синхросигнала (21 .Преобразователь не обеспечивает достаточной досТоверности преобразования.Цель изобретения - увеличение достонерности преобразования информации,Поставленная цель достигается тем, что в импульсный преобраэОватель, содержащий два входных триггера, один вход каждого из которых соединен с соответствующей входной южной, вторые входы соединены между собой и подключены к шине синхросигнала, а выход каждого входного триггера соединен с одним из входов соответствующего формирующего триггера и одним из входов фазового раэличителя, третий и четвертый входы которого соеди" иены с выходами Формирующих триггеров, вторые входы которых соединены со второй шиной синхросигнала, введены два логических элемента Исключающее ИЛИ. Первый и второй входы каждого элемента соединены с соответствующими ,:входной шиной и ныходом входного триггера данного канала, третий вход соединен с выходом логического элемента661758 ИПИ Заказ 2509/63 Тираж 1059 Подписное иал ППП фПатент,г.ужгород,ул .Проектная,фи Исключающее ИЛИи третьим входомвходн ого три ггера другого к анала,Структурная схема предложенногопреобразователя приведена на. чертеже.Преобразователь содержит входныетриггеры 1,2, Формирующие триггеры 3,4, Фазовый различитель 5, логическиеэлементы Исключающее ИЛИ 6,7.Входные сигналы подаются на шины 8,9;управляющие сигналы - на шины 10,11Выходные сигналы снимаются с шин 12,13. 10Работает устройство следующим образом..При совпадении сигналов на прямыхвыходах входных триггеров 1,2, с сигналами на их инФормационных входах, Ют.е. на шинах 8,9, на выходах логических элементов Исключающее ИЛИсигналы разрешения переброса триггеров 1,2 отсутствуют. При изменениисигнала на одной из входных шин, 8 20или 9, на выходе соответствующего ло"гического элемента 6,7 появляетсясигнал, разрешающий переброс соответствующеготриггера 1,2.Триггер,пе"ребрасывается по приходе импульса на д 5шину 10, после чего сигнал на выходесоответствующего логического элемента 6,7 пропадает. Если после изменения сигналов, например, на шине 8сигнал на шине 9 изменится до прихода импульса на шину 10, то сигналразрешения переброса триггеров 1,2не появится, так как сигнал, поступающий на вход запрета логического элемента Исключающее ИЛИ, блокируетего. Поэтому после прихода импульсана входную шину 10 перебросится только входной триггер 1 и только послеэтого, вследствие пропадания сигнала,блокирующего логический элемент 7,появится сигнал и входной триггер 2 40перебросится следующим импульсом пошине 10,Для нормальной работы устройстванеобходимо, чтобы импульсно возможный период Твследования сигналов на входнйх шйнах 8,9 превышалв 4 раза период Тследования имПульсов на входной шине 10, а также,чгобы минимально возможное время /Тэ м между двумя периодами на одной и той же входной шине 8(9) пре" вышало период Тследования импуль" сов на входной шйне 10:въ.мин - 4 си /Ва,мин Ъ снТаким образом, введение в устройство логических схем ф Исключающее ИЛИ" предотвращает Одновременное перебрасывание информации без повышения требований к точности источников входных сигналов. формула изобрете. ияИмпульсный преобразователь, соцержащнй два входных триггера, один вход каждого из которых соединен с соответствующей входной шиной, вторые входи соединены между собой и подключены к шине синхросигнала, а выход каждого входного триггера соединен с одним из входов соответствующего Формирующего триггера и одним из входов Фазового раэличителя, третий и четвертый входы которого соединены с выходами Формирующих триггеров, вторыевходы которых соединены со второй шивой синхросигнала., о т л и ч а ю щ и й с я, тем, что, с целью увеличения достоверности преобразования информации, в него введены два логических элемента Исключающее ИЛИ, первый и второй входы каждого иэ которых соединены с соответствующими входной шиной и выходом входного триггера данного канала, третий вход соединен с вы" ходом логического элемента Исключаю- . щее ИЛИ и третьим входом входного триггера другого канала. Источники инФормации, принятые вовнимание при экспертизе1, Патент СШЛ Р 3828344,кл. 340-347, 06.08,74,2. Заявка Р 2433835/18-21,кл. Н 03 К 5/18, 21.12.76, по которой принято решение о выдаче. автор-,ского свидетельства,