Компаратор

Своз СоаетсюеСоциалистическихРеспублик и 639138 Допол Завил ительное к авт. свид-вуо 26,07,77 (21) 25 14054/18-2 1 Н ОЗК 5/2Фб 05 В 1/О присоединением заявки удврственный квинтетвета Мниветров СССРв делан нзоеретеннйв открытий те 43) Опубликовано 25,12.78 Бюллетень5) Дата опубликования описания 28,12) КОМП А РАТО 10 Изобретение относится к импульснойи измерительной технике, в частности кустройствам для сравнения напряжений.Известен компаратор, содержащий диф.ференциальный каскад на транзисторах,коллектор одного из которых соединен содним из входов триггера 11,Однако в результате нестабильностиисточника напряжения и опорного напряжениясогласование уровней напряжениядифференциального каскада и триггерастановится неоптимальным, в результатечего падает чувствительность и стабильность компаратора.Белью изобретения является увеличение чувствительности и стабильности компаратора. Опя этого в компаратор, содержащий дифференциальный каскад на транзисторах, коллектор одного из которых соединен с одним из входов, введен операционный усилитель, причем коллекторы транзисторов дифференциального каскада через резисто ры подключены к инвертирующему входу операционного усилителя, неинвертирующийвход которого соединен тс одним из выходов триггера, а выход операционного усилителя подключен к шине питания дифференциального каскада. Триггер можетбыть вынопнен по схеме Э -триггера наэлементах транзисторной логики с эмиттерными связями,На чертеже приведена принципиальнаяэлектрическая схема компаратора.Компаратор содержит входные шины 1и 2, соединенные с базами соответственно транзисторов 3 и 4 дифференциального каскада, эмиттеры которых соединенЬтс генератором 5 тока, а коллекторы соответственно через резисторы 6 и 7 соединены с выходом, а через резисторы 8и 9 - синвертирующим входом операционного усилителя 10. Неинвертирующийвход усилителя 10 соединен с одним извыходов Э -триггера 1 1, 2 -вход которогосоединен с коллектором транзистора 4,С-вход - с шиной 12 импульсов опроса,а другой выход - с выходной шиной 13.639138 Компвратор работает спедующим образом,При равенстве напряжений на шинах1 и 2 потенциалы коннекторов транзисторов 3 й 4 (при равенстве сопротивпений резисторов 6 и 7) одинаковы и равныйотенциапу точки соединения резисторов8 и 9. При заданной величине тока генератора 5 потенциац коллектора транзистора 4 определяется выходным напряжением 10операционного усипителя 10. При большомкоэффициенте усиления усилителя 10можно считать, что потенциап точки соединения резисторов 8 и 9 равен опорному напряжению, снимаемому с В- тригге-ра 11. Спедоватепьно, при равенственапряжений на шинах 1 и 2 компарвторапотенциан на Хвходе ц- триггера 11равен опорному напряжению, и при подаче импуньсов опроса на шину 12 состоя-цие 3 Э - триггера 11 будет неопределенным, т. е. вероятности появпения навыходной шине 13 уровней О" и "1"равны. При подаче разных по вепичинеЪфнапряжений на шины 1 и 2 режим операционного усипитепя 10 це изменяется,так как напряжения на коннекторах транзисторов 3 и 4 меняются противофазно,и в точке соединения резисторов 8 и 9потенциал останется прежним. На В -входе30) - триггера 11 цотенциал отклонитсяот вепичины опорного напряжения, причемведичина и знак откпонения определяются вепичиной и знаком разности входных35напряжений на шинах 1 и 2.При подаче импупьса опроса нв шину12 выходной сигнап компаратора на шине 13 равен погической ф 1 ф, еспи напря жение на шине 1 меньше напряжения на шине 2, и логическому ф 0", если напряжение нв шине 1 бопьше напряжения нашине 2, Операционный усилитель 10 ирезисторы 8 и 9 обеспечивают оптимальный режим компарвтора с точки зрениячувствительности, не снижая его быстрсьдействия. формупа изобретения 1. Компаратор, содержащий дифференциапьный каскад на транзисторах, коплектор одного из которых соединен с одним из входов триггера, о т л и ч а юш и й с я тем, что, с целью увепичения чувствитепьности и ствбиньности, в него введен операционный усипитель, при. чем коннекторы транзисторов дифференциапьного каскада через резисторы подключены к инвертирующему входу операционного усипитепя, неинвертирующий вход которого соединен с одним из выходов триггера, а выход операционного усилитепя подключен к шине питания дифференцивпь 1 ного каскада.2, Компвратор по п. 1, о т и и ч а юд и й с я тем, что триггер выпопнен по схеме П- триггера нв элементах тран,зисторной логики с эмиттерными связями. Источники информации, принятые вовнимание при экспертизе: 1. Подопьный Э. И., Ямный В. Е.Компврвтор . высокого быстродействия смапым гистерезисом, ПТЗ, 1975, % 4,с. 37. ЦНИИПИ Заказ, 7302/47 Тираж 1044 Подписное фидиал ППП Патент,г. Ужгород, ул. Проектная