Устройство для вычисления модуля комплексного числа

Оп ИСАНИЕ- ИЗОБРЕТЕНИЯ Союз Советснна Соцнаанстнческна РеспубпннГосударственный комите Совета Министров ССС по делам изобретений и открытий(54) ОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ МОДУЛКОМПЛЕКСНОГО ЧИСЛА люче ого и ходам На Фнг. 1 дана струстройстват на Фиг,диаграмма.Устройство содерж5 1 и 2, регистры памяанализа знака 5, дваи 7, элементы НЕ 8 итора 10 и 11, два сукоторые .соединены сми 14 и 15. хем ктурна - вект ит, входные шины ти 3 и 4, блок блока сдвига б 9, два коммутамматора 12 и 13, выходными шинас присоелинением заивк(23) Приоритет Изобретение относится к области . вычислительной техники и может найти применение в специализированных вычислителях, например цифровых Фильтрах, оперирующих с комплексными числами, 5Известно специализированное ариФ- метическое устройство для операций с комплексными числаиикоторое содержит регистры памяти, блок управления; Формирователи поразрядныхпроизведе- Ю ний и набор накапливающих комбинационных сумматоров И . Оно может быть использовано для вычисления модуля. Недостатком этого устройства является значительный объем аппаратуры. 15Известно также уст йство для вычисления функции 2= хе+те, содержащее два регистра, два сумматора, элементы НЕ, элемент задержки и квадратор 2). Его недостатком является невысокое бы 2;тродействие,которое определяется Мислом требуемых в процессе вычисления модуля приближений,определяемых раз= рядностью входной информации и соотнО- шением между известным Х и искомым Й,Целью изобретения является повышение быстродействия устройства.Поставленная цель достигается тем, что в предложенное устройство введен блок анализа знака, два блока сдвига Бюллетень И 33 (53) УДК 681. 327(0888)писаний 24,07.78 и два коммутатора. Знаковые выходы регистров памяти соединены со входами блока анализа знака. Разрядные выходы первого и второго регистров нодк ны соответственно ко входам перв второго блоков сдвига и первым в соответственно первого и второго сумматоров, вторые входи которых соединены соответственно с выходами второго и первого коммутаторов, управляющие входы последних соединены с выходом блока анализа знакаПервые входы первого и второго коммутаторов соединены с первыми выходами соответственно первого и второго блоков сдвига, вторые выходы которых через элементы НЕ соединены со вторыми входами соответственно первого и второго коммутаторов.623202 Точность вычисления модуля комплексного числа определяется совФ,Технико-. зкономическая .эфФективностьпредлагаемого устройства определяетсятем, что оно позволяет вычислить модуль комплексного числа на порядокб быстрее и во столько же раз экономичнее, чем непос едственное вычислениепо Формуле йи х ч,Формула изобретения КИПИ 3 рш 826 П э 4909/45исное Жив Работа устройства основана на щ- ;.пользовании алгоритма Волдера. В едиом цикле вычислений реализуются еаедующие рекурентнце уравненияФ с,еэЩщЖЧ кгде ц ф - значения входных кодов действительной и мнимой части ком- йлеКсиого числа.Устройство работает следующим образомаХоды входных чисел с входных акать 1 и 2 поступают иа регистры памяти 3 и 4, которые осуществляют эапомина ние входной информации на время обработки. С выходов регистров памяти 3,4 коды чисел поступают непосредственно;на первые входы сумматоров 12, 13, а также на входы блоков сдвига 20 6,7, осуществляющих операцию умноженияд., и Ф наФдЧ . При этом вели- чиныФгМимеют значение 2 ", где к - номер цикла вычислений.С выходов блоков сдвига 67 цифро вые коды непосредственно и через элементы НЕ поступают на входы коммутаторов 10,11, которые управляются выходными снгналамн блока анализа знака. Коды с выходов коммутаторов 10 и 11 30 поступают на вторые входы сумматоров 13 и 12 соответственно. Вычислительные значения чиселд и.в с выходов сумматоров поступают на выходные шины 14 и 1535 Вычисленное значение1 К Ь иЯ/ П СОВФСО 69к о /, гдето- модуль комплексного числа40постоянный коэффициент, исаич вависииии св числа ции-. лов вычислений.У Устройство для вычисления модуля комплексного числа, содержащее два регистра, два сумматора, элементы НЕ, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введен блок анализа знака, два блока сдвига и два коммутатора, при этом знаковые выходы регистров памяти соединены со входами блока анализа знака,разрядные выходы первого и вто-. рого регистров подключенй соответственно ко входам первого и второго блоков сдвига и первым входам соответственно первого и второго сумматоров, вторые входы которых соединены соответственно с выходами второго и первого коммутаторов, управляющие входы которых соединены с выходом блока авали за энака 1 первце входы первого и второго коммутаторов соединены с первыми выходами соответственно первого и вто рого блоков сдвига, вторые выходы которых через Элементы НЕ соединены со вторыми входами соответственно первого н второо коммутаторов. Источники информации, принятые вовнимание при экспертизе:1, Авторское свидетельство СССРВ 399859, 606 Р 7/38 1971.2, Авторское свидетельство СССРВ 392494 б 06 Г 7/.38, 1971. Филиал ППППатент ф, жгород,ул.Проектная,4