Цифровой интегральный выделитель символов

(н 1 586485 СПИ ИЗОБ К АВТОРСК Союз Советских Социалистических Республик(61) Дополнитель (22) Заявлено 15 1) М Кл з 608 С 19/ присоедп Государственный комитетСовета Р 4 инистров СССРпо делам изобретенийи открытий 3) Приорит 53) УДК 681.3(088.8)(71) Заявител 4) ЦИФРОВОЙ ИНТЕГРАЛЬНЫЙ ВЪ 1 ДЕЛИТЕЛЬ СИМВОЛ фро- ис- исте- анаустроиство Изобретение относится к средствам ци вой вычислительной техники и может пользоваться в области радиосвязи и с мах передачи данных, в частности в к лах передачи дискретной информации.Известны вычислительные устройства 11, в состав которых входят реверсивные счетчики, обеспечивающие подсчет импульсов на определенном времснном интервале,Наиоолее близким к изобретению по технической сущности и достигаемому результату является устройство 21, содержащее пороговый элемент, вход которого служит входом устройства, дискретный элемент задержки, два триггера, счетчик импульсов, счетный вход которого соединен с выходом дискретного элемента задержки, выход - с входом записи первого триггера, вход сброса - с выходом генератора тактовых импульсов и входом сброса второго триггера, выход которого является выходом устройства.Известные устройства имеют большой объем оборудования: число триггеров пропорционально и, если число возможных импульсов на рассматриваемом интервале времени равно 2",Цель изобретения - упрощение устройства, позволяющее снизить число триггеров в устройстве практически вдвое,Это достигается введением в коммутатора, первыи вход которого соединен с выходом порогового элемента, второй вход - с выходом дискретного элемента задержки, а выход - с его входом, при этом вход записи второго триггера связан с выходом первого триггера, а вход сброса первого триггера - с входом сбпоса второго триггера и с управляющим входом коммутатора.10 Структурная схема устройства приведенана чертежеОна содержит пороговый элемент 1, коммутатор 2, генератор 3 тактовых импульсов, дискретный элемент 4 задержки, счетчик 5 импульсов, первый 6 и второй 7 триггеры.Работает цифровой интегральный выделитель символов следующим образом.На первый вход коммутатора 2 поступаетпотенциал логической единицы или логичес кого нуля в зависимости от результатов сравнения огибающей принимаемого сигнала с пороговым уровнем элемента 1. При подаче на вход управления коммутатора 2 тактовых импульсов длительности т и частотыс ге нсратора 3 сигнал первого входа коммутатора 2 проходит на вход дискретного элемента 4 задержки. За К периодов частоты 1 л в дискретный элементы задержки записывается У результатов опроса принимаемого сигнала. В 30 интервале времени между поступлениями со586485 Составитель И, ГрибковРедактор И. Грузова Тсхред И. Михайлова Корректор Л. Орлова Подписное Заказ 2787/13 Изд, Мв 1013 Тираж 778 НПО Государствспиого комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Типография, пр. Сапунова, 2 седних импульсов частотыдискретный элемент задержки работает в реяиме полного циклического сдвига длительностью в У импульсов частоты Я/;=(У+1) ). Во время циклического сдвига У импульсов с выхода дискретного элемента задержки подается на второй вход коммутатора 2 и с его выхода вновь записывается в дискретный элемент задержки.Одновременно сигналы с выхода дискретного элемента задержки поступают на счетный вход счетчика 5 импульсов, находящегося в исходном нулевом состоянии. Если в дискретном элементе задержки более половины сигналов имеют значение логической единицы, т. е. (У+1) 2 - , то на выходе счетчика 5 импульсов появляется сигнал, который, поступая на вход записи триггера 6, устанавливает его в единичное состояние.По окончании циклического сдвига очередных импульсов частотыпроисходит запись в дискретный элемент задержки результата очередного опроса выхода порогового элемента 1, установка счетчика 5 импульсов в исходное нулевое состояние, перепись в триггер 7 логического состояния триггера 6 и установка триггера 6 в исходное нулевое состояние.Триггер 7 обеспечивает сохранение длительного потенциала при наличии на входе устройства нескольких подряд идущих символов одного знака, несмотря на то, что этот триггер систематически обнуляется для установки в исходное положение. Применение цифрового интегрального выделителя символов дает возможность унифицировать один из узлов связной аппаратуры, что позволит, например, реализовать его в виде большой интегральной микросхемы. Формула изобретенияЦифровой интегральный выделитель символов, содержащий пороговый элемент, входкоторого является входом устройства, дискретный элемент задержки, два триггера,счетчик импульсов счетный вход которогосоединен с выходом дискретного элемента задержки, выход - с входом записи первоготриггера, вход сброса - с выходом генератора тактовых импульсов и входом сброса второго триггера, выход которого является выходом устройства, о т л и ч а ю щ и й с я тем,что, с целью упрощения, в него введен ком 20 мутатор, первый вход которого соединен свыходом порогового элемента, второй вход -с выходом дискретного элемента задержки, аьыход - с его входом, при этом вход записивторого триггера соединен с выходом перво 25 го триггера, а вход сброса первого триггерасоединен с входом сброса второго триггера ис управляющим входом коммутатора,Источники информации,принятые во внимание при экспертизе30 1. Каган Б. М., Каневский М. М. Цифровые вычислительные машины и системы. М.,Энергия, 1974.2, Авторское свидетельство СССР Мв 179795,кл. Н 04 В 1/10, 1966.