Усилитель считывания

Сотоз СоветскикСфцваттттстюиювкРасвубвии ОП ИСАН ИЕИ ЗОБ РЕТЕ Н И Яй АИОРСКОМУ СВИДЕ 7 ВЙЬОВМЩ Заявлеио 11,12,75(21) 2198550/18-24с присоединением заявкиГесударстеееиЯ ееиетет Феаета Мекстрев СССР ее дваи веИретееЯ а еткрытеЯ(72) Автор. изобретеиия Ю. С, Хенкин 1) Заявител иевский ордена Трудового Красного Знамени завод эпектронных вычиспитепьных и управпяющнх машин) УСИЛИТЕЛЬ СЧИТЫВА НИЯ вычиспитепьной итным запоми Изобретение относится ктехнике, в частности к магинающим устройствам.Известны усипитепи считывания выходных сигнапов магнитных запоминающих устройств. 5 с тт-секционной обмоткой считывания 11.Недостатком таких усипитепей явпяется низкая помехоустойчивость из-за напичия нескомпенсированных пьецестапов на выходе усипигеля. 10Из известных устройств наиболее бпизким к изобретению явпяется усипитепь считывания, содержащий пинейный дифференциапьный каскад, выходы которого йодкпючены к соответствующим входам ампцитуаного 15дискриминатора, выхоц которого соединенс входом усипитепя, формироватепя стробаи сброса 121,Недостатком такого усипитепя явйяетсяспожность настройки при которой дпя каж- кядой коммутируемой пары требуется подборамппитуцы и попярности допопнитепьныхимпупьсов.Белью изобретения явпяется упрощениеусипитепя и его настройки, 25 Указанная цепь достигается тем, что в усипитепь считывания, содержащий коммутируемый линейный дифференциапьный каскад, выходы которого подкпючены к соответствующим входам амплитудного дискриминатора, выход которого соединен с входом усипитепя, формирователи строба и сброса, введены эпемент ИЛИдва анапоговых кпю ча и два анапоговых эпемента памяти. Выходы поспеаних соединены с входами емцпи туцного дискриминатора. Информационные входы поцкпючены к выходам соответствукняи анапоговых ключей входы которых соединены с.вьтходамй пинейаОго кифференциапьного кажда, Управпяющие вхоаы анапоговых кпю,чой я элементов памяти соединены соответстветтно с выходами формироватепей строба и сброса, входы которых подкпючвны к выхойу погического эпемента ИЛИ, входы которого соединены с соответствующими управ пяющими входами пинейнго дифференциапьного каскада, Между выходами анапоговых эпеметтов памяти и входамн амнпнтудного дискриминатора вкпючен цопопннтепьный цнфференциыпьный каскад.575695 а чертеже приведена элекгрическая схема усипигепя.Усипитель считывания содержит пинейныи дифференциапьный каскад 1, например, с гремя коммутируемыми парами транзисторов, выходы которого совместно с выходами анапоговых эпементов памяти 2 подкпючены к соответствующим входам амппитудного дискриминатора 3, айход которого соединен. с входами усипитейя 4, Информационные 1 О входы анапоговьгх эпементов памяти 2 соединены с выходами соответствующих анало говых кпючей Б, входы которых соединены с выходам, - ,;фференциапьного каскада 1. Управпяющие входы ключей 5 и эпементов 15 памяти Я подкпючены соответственно к вы. ходам формироватепей строба 6 и сброса 7, входы которых соединены с выходом погического эпемента ИЛИ 8, входы которого подкпючены к соответствующим управляющим 26 входам 9-11 днфференциапьного каскада 1.При коммутировании пар входных транзисторов управляющим сигнапом на выходах дифференциапьного каскада 1 возникают пъедестапы, обусновпеняые неидентичностью транзисторов.С выхода эпемеита. ИЛИ 8 управпяюший сигнап запускает формироватепь строба 6, который узким импупьсом открывает ключи 5, При этом напряжение с выходов дифференциапьного каскада 1 через кпючи 5 поступает на эпементы памяти 2, где запоминаются .и нрикпадываются к соответотвующим входам дискриминатора 3, оставпяя неизменным уровень отсчета усипиваемых 3 сигнапов.По окончании управпяющего сигнапа формироватепь сброса 7 вырабатывает импупьс, очищающий эпементы памяти 2,.Дня длитепьного запоминания напряже ния в эпементах памяти Э, цепесообразно дпя повышения точности работы усипитепя применить допопнитепьный дифференциапьйый каскад 12 между выходами эпеменговнамяги 2 и входами амппигудного дискриминатора 3, гаккак он реагируег на разность напряжений, которая с течением времени изменяется меньше, чем абсопюгныеспряжения на вь ходах эпеменгов памяти 2. Формупа изобретения 1. Усипитепь считывания, содержащийпинейный дифференциальный каскад, выходы которого подключены к соответствующимвходам амппитудного дискриминатора, выход которого соединен с входом усипигепя,.формирователи строба и сброса, о г п ич а ю щ и й с я тем, что, с цепью упрощения усипитеня, он содержит элемент ИЛИ,два анапоговых кпюча и два анапоговыхэпемента памяти, выходы последних соединены с входами амнпитудиого дискриминатора информационные входы водкпючены квыходам соответствующими анапоговых клкчей, входы которых соединены с выходамипинейного диффереидиапьногэ каскада, при-чем управпявщае вХодъг аналоговых кпючей и энементов памяти соединены соответственно с выходами формироватепей стробаи сброса, входы которых подключены к выхэду погического элемента ИЛИ, входы которого соединены с соответствующими управляющими входами пинейногс дифференциапьного каскада.2, Усипитепь считывания по и, 1, о та и ч а ю щ и й с я тем, что между выходами анапоговых эпементов памяти й входами амппитудного дискриминатора вкпючендополнитепьный дифференциапьный каскад,Источники информации, принятые во внимание при экспертизе:1. Авторское свидегепьство % 284027,Ог 11 С 7/00, 1967.2, Авторское свидетельство %447752,кп. Я 11 С 7/00, 1974,Ш 4 ИПИ Заказ 4042/36 Гираж 729 Подписное