Частометр

Номер патента: 643901

Опубликовано: 25.01.1979

Авторы: Домбровский, Столяров

МПК: G06G 7/14

Метки: вычитания, двух, импульсных, последовательностей, сложения, частот

...коротких импульсов, частотой К 1 соответствующие переднему (фиг. 2 д) 6 и заднему (фиг. 2 е) фронтам сигнала К 1Если на управляющем входе 3, присутствует логическая фединица" (фиг. 2 в), то устройство выполняет вычитание входных частот. При этом короткие импульсы с частотой К с прямого выхода умножителя частоты 4 через блок управления 6 поступают на второй вход элемента И 9 (фиг.2 д), а на его первый вход подаются выходные импульсы блока синхронизации 5. С выхода элемента И 9 на первый вход сумматора по модулю 7, подаются пачки коротких импульсов 2) (фиг. 2 ж) с частотой заполнения К 1, а на второй вход (фиг. 2 д) поступа- ет последовательность коротких импуль-. сов с прямого выхода умножителя частоты 4. Так как эти ймпульсы...

Номер патента: 1018192

Опубликовано: 15.05.1983

Авторы: Бушуев, Костин, Чуркин

МПК: H03D 13/00

Метки: аналого-дискретный, допплеровских, измерителей, сигналов, скорости, следящий, частоты

...Р -триггера 8. Выходы первого и второго импульсных формирователей 10 и 14 объединены и общей точкой соеди иены с входом инвертора 23 и Э-входом ЭК-триггера 22, а выход третье- . го импульсного Формирователя 18 соединен с К-входом ЭК-триггера 22. Инвертор 23 и элемент И-НЕ 24 соеди нены последовательно, причем к второму входу элемента И-НЕ 24 подключен выход ЭК-триггера 22. Выход элемента И-НЕ 24 является выходом блока 7 сложения и вычитания частот.Э -входы Р -триггеров 8 и 9 являют ся командными входами блока 7 слокения и вычитания частот, С-входы Р-триггеров 8 и 9 - тактовыми входами, а вход первого импульсного фор мирователя 10 - информационным входом.Аналого-дискретный преобразователь работает следующим образом.С выходов...

Номер патента: 1168934

Опубликовано: 23.07.1985

Авторы: Бороденко, Краснобаев, Пшеничный, Черныш

МПК: G06F 7/72

Метки: вычитания, модулю, сложения, чисел

...числа (наибольшего вычета) Р.Рассмотрим работу устройства. Для операции модульного сложения отмечается закономерность распределения в поле матрицы (таблица, Р = 5) в частности по строкам, результатов операции. Эта закономер ность позволяет заменить матричное устройство (ПЗУ) кольцевым регистром 26 сдвига, в котором записана одна из строк таблицы. Пусть необходимо определить (А ++ В)гподР (присутствует сигнал на шине 19).Исходное состояние устройства: нулевое состояние всех регистров 2, 10, 16 и счетчика 18, в регистр 26 записана первая строка таблицы модульного сложения.По входу 1 в двоичном коде поступаетпервый операнд А в регистр 2, а по входу 9в двоичном коде - второй операнд В навход регистра 10 и на первый вход сумматора 11, на...

Номер патента: 1751756

Опубликовано: 30.07.1992

Авторы: Николотов, Шатохин

МПК: G06F 7/72

Метки: вычитания, модулю, сложения, чисел

...7 - выходнойрегистр, 8 - выход устройства, 9 - второйинформационный вход устройства, 10 - второй входной регистр, 11 - сумматор по модулю Р, 12 - шина подачи значения модуляР, 13 - первый элемент И, 14 - шина призна-.ка операции сложения, 15 - второй элементИ, 16 - шина признака операции вычитания,17 - второй элемент ИЛИ, 18 - приемныйрегистр, 19 - схема сравнения, 20 - счетчик,21 - шина запуска устройства, 22 - генератор импульсов, 23 - третий элемент И, 24 -четвертый элемент И, 25 - умножитель частоты в К=о 92(Р - 1)+1 раз, 26 - КРС, 27 -группа из п 1 счетчиков, 28 - рабочий регистр, 29 - шина управления регистром 28,30 - дополнительный счетчик, 31 - дополнительная схема сравнения, 32 - регистр константы, 33 - выход дополнительной...

Номер патента: 528695

Опубликовано: 15.09.1976

Автор: Каллиников

МПК: H03K 5/01

Метки: импульсов, следования, умножения, частоты

...выходе,вычитающего счетчика 6 будут появляться с частотойх И 1) .: - у ": -1 х Р 1)тг 25 30 35 40 45 50 55 60 65 Таким образом, на выходе делителя частоты 3 образуется частота, увеличенная в К раз по сравнению с входной.Для получения частоты, пропорциональной производной входного сигнала, в устройство введен частотно-импульсный быстродействующий дпфференциатор, образованный двумя делителями частоты 4, 5, вентилями 11, 12 ввода кода, п(рекл 1 очающим элементом 13 и блоком 14 вычитания частот. Блок 17 управленпя управляет работой устройства так, что, если после 1-го такта умножения в памяти делителей частоты 3 и 5 введен код 1-го периода Лт;. Соответственно в следующий 1+ +1 такт умножения код 1+1 периода будет зап; СЯ 1; в память...