Устройство умножения частоты следования импульсов

тЕ ОПИСАНИЕ ИЗОБРЕТЕНИЯ ц 11 528695 Са;оз Советских Сиалистических Респчблик(23) ПриоритетОпубликовано 15.09.76, Бюллетень чо 34 Сове ннстров СССР 53) УДК 681,374.4(088.8) по делам изобретений и открытийния описания 06.12.7 а опублик 72) Авторизобретения71) Заявитель Ю. В. Каллиников учно-исследовательский и проектный институт по автоматизации нефтяной и химической промышкомплексноенности 4) УСТРОЙСТВО УМНОЖЕНИЯ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВИзобретение относитчислительной техникезовано для уменьшеники и расширения динпри умножении частот счетчика - через второй дели- установочный вход которого емме источника входного сигся к автоматике и выи может быть исполь динамической ошибамического диапазона ы следования импульсов,Известно устройство умножения частотыследования импульсов, основанное па обратно-пропорциональном преобразовании в частоту кода, пропорционального периоду входной частоты, уменьшенному в число раз, равное коэффициенту умножения и содепжащеепоследовательно соединенные формирователь,блок умножения и преобразователь кода 1.Наиболее близким по технической сущности 15к данному изобретению является устройствоумножения частоты следования импульсов,содержащее генератор опорной частоты, блокуправления, два делителя частоты, каждыйиз которых состоит из вычитающего счетчика 20и регистра памятисоединенных через вентиль ввода кода, управляющий вход которогоподключен к выходу вычитающего счетчика,и суммирующий счетчик, кодовый выход которого через вентиль переноса кода соединен с 25установленным входом регистра памяти первого делителя частоты, при этом выход генератора опорной частоты подключен ко входувычитающего счетчика первого делителя частоты непосредственно, а к счетному входу 30 суммирующеготель частоты,подключен к клнала 2.Недостатками указанных устройств являются запаздывание на текущий период, ограниченная динамическая точность, уменьшающаяся с увеличением скорости изменения входного сигнала, и узкая динамическая область применения, в основном для медленно изменяющихся входных сигналов.Целью изобретения является повышение быстродействия ц точности работы устройстДля этого в устроисгво введены два дополнительных делителя частоты, переключающий элемент, блок вычитания частот, умножитель частоты, блок суммирования частот, триггер и дополнительные вентили переноса кода, причем выход первого делителя частоты и выход первого дополнительного делителя частоты через переключающий элемент подключены ко входам блока вычитания частот, выход которого через триггер соединен с первым входом блока суммирования частот ц через второй дополнительный делитель частоты с первым входом умножителя частоты, выход которого подключен ко второму входу блока суммирования частот, третин вход которого соединен с выходом переключающего элемента, управляющий вход - со знаковым выходом блока вычитания частот, а выход является выходом устройства, при этом выход генератора Опорной частоты под(лючен к импульсному входу первого дополнительного делителя частоты и ко второму входу умножителя частоты, а установочные входы дополпитель- НЫХ ДЕЛИТЕЛЕЙ ЧаСТОТЫ ПОДКЛЮ 1 СПЫ К КОДОВО- му выходу суммирующего счетчика через дополнительные вентили переноса кода, управ. ляющие входы которых соединены с одними выходами блока упразления, другие выходы которого подключены к управл 11 Ощю входам умножителя частоты и переключающего элемента, к сбросовым входам суммирующего счетчика и регистров памяти первого и двух дополнителы 1 ых делитслеЙ частоты.На чертеже показана структурная электрическая схема предлагаемого устройства.Устройство содержит генератор 1 опорной частоты; четыре делителя частоты 2 - 5, каждый из которых состоит из вычитающего счетчика 6, регистра памяти 7 и вентилей 8 переноса к да по числу разрядов счетчика и регистра, сумм:рующий счетчик 9 импульсов; вентил; 10 - 12 переноса кода в делители частоты 3, 4, 5; нереключаю 1 ций элемент 13; блок 14 вычи 1 яния частот; уъножитель 15 1 ястот; блок 16 суммирования частот; блок 17 управления и триггер 18 со счстным входом.Работает устройство следующим образом.Выходные импульсы генератора 1, следующие с высокой частотой 1 поступают на входы вычитающих счетчиков в делителях частоты 2, 3 и 4, а также на вход счетчика-делителя в умнотителе 15, выполняющего роль интегратора частоты. В регистр памяти делителя частоты 2 введен код коэффициента умножения устройства К, являющийся для делителя частоты 2 коэффициентом деления. На выходе делителя частоты 2 образуются импульсы, следующие с частотойЛ1Эти импульсы поступают на счетный вход суммирующего счетчика 9, на сбросовый вход которого поступают ситналы управления от блока 17 управления. В блоке управления пз импульсов входной частоты (1) формируются сигналы, управляющие последовательностью работы всех блоков устройства. Сигналы сброса на суммирующий счетчик 9 поступают при приходе каждого импульса входной частоты, в результате чего в суммирующем счетчике 9 подсчитываются импульсы входной частоты за время, равное периоду входной частоты, а на кодовых выходах счет 1 ика к эитм моментам образуется код, пропорциональный периоду входной частотыи= " т,д (2)Этот код каждый раз перед сбросом,суммирующего счетчика 9 по сигналам управления10 15 20 от блока 7 переггисывается в предварительно очишеппые регистры памяти делителя частоть 5 и Одного из делителей часОты 3 или 4 в ЗЯВИСИМОСг. О . ОГО, В ПЯМЯТИ КЯКОГО ИЗ 1 КИХ храп 1 тся код пропорционял 1 П 1 ыи предьдуще му периоду. Если код предыдущего периода Л 1 ч -записан в памяти делителя частоты 4 то код очередного периода Лт запишется в память делителей частоты 3 и 5. Обратный код Л 1 Т 1 из регистра, памяти 7 делителя частоты 3 каждым импульсом с выхода вычитаю- щего счетчика 6 через вентили 8 записывается в этот счетчик, установленный первоначально в положение 2" - 1 (и в чис разрядов счетчика). После списания из вычитающего счетчика 6 записанного в него кода импульсами входной частоты 1 о генератора 1, на выходе вычитающего счетчика 6 появляется новый импульс, повторяющий процесс деления. Импульсы на выходе,вычитающего счетчика 6 будут появляться с частотойх И 1) .: - у ": -1 х Р 1)тг 25 30 35 40 45 50 55 60 65 Таким образом, на выходе делителя частоты 3 образуется частота, увеличенная в К раз по сравнению с входной.Для получения частоты, пропорциональной производной входного сигнала, в устройство введен частотно-импульсный быстродействующий дпфференциатор, образованный двумя делителями частоты 4, 5, вентилями 11, 12 ввода кода, п(рекл 1 очающим элементом 13 и блоком 14 вычитания частот. Блок 17 управленпя управляет работой устройства так, что, если после 1-го такта умножения в памяти делителей частоты 3 и 5 введен код 1-го периода Лт;. Соответственно в следующий 1+ +1 такт умножения код 1+1 периода будет зап; СЯ 1; в память делителей частоты 4 и 5, Благодаря такому управлению на выходе делителя частоты 3 и 4 всегда будут образовываться частоты, отстающие одна От другой на предыдущий период входной частоты. Так после 1-го такта на выходе делителя частоты 3 изменится частоты и будет соответствовать выраи(ению (3), а на выходе делителя частоты 4 останется прежняя частота, соответствующая 1 - 1 периоду и равнаяр,р) = гу, - т,) =-к , - - т,), (4)Импульсы с выходов делителей частоты 3 и 4 поступают через переключающий элемент 13 на входы блока вычитания частот, Переключающий элемент 13 управляется от блока 17 таким образом, что в момент прихода очередного импульса входной частоты выходы блока 13,переключаются, меняясь местами, благодаря чему на одном из его выхо "Ов всегда будет опережающий по времени сигнал, На вход блока 13 вычитания частот годаются импульсы частот, задерканных один относительно другого на величину периода входной частоты. Как известно, при вычитании из исходного сигнала Р задер 528695жанного Р(11 - Т;), получается частота, пропорциональная первой производной исходного сигнала и времени задержки:ьр,) - рд рц т) = г, (д.т, ++Я=К 6 Р)(5) где Р -- сумма отброшенных членов ряда Тейлора, представляющая собой методическую ошибку и стремящаяся к нулю при уменьшении времени задержки и малых значениях высших произ)водных на этих интервалах. 15 Чтобы получить частоту, не зависящую от периода изменения входной частоты, выходную частоту блока вычитания частот делят в делителе частоты 5 на код, )пропорциональный 1-му периоду. Импульсы с частотой Р 20 поступают на импульсный вход делителя частоты 5, в память которого занесен код Ит из суммирующего счетчика 9. На выходе делителя частоты 5 образуются импульсы, следую. щие с частотой Б,Р) =- -=- 6 Р), (6)Лт. е. пропорциональной только производной входного сигнала. 30Импульсы с частотой Р(г) с выхода делителя частоты 5 поступают на вход счетчика- интегратора умножителя частоты 15, на вход счетчика-делителя которого поступают импульсы с частотой о с генератора 1,Умножи- З 5 тель частоты Выполняет роль частотного интегратора и запускается по сигналу управления с блока управления. На Выходе умпожителя частоты образуется частотаг 40 )Ы = - )Д)ф) = К 1 Рс) =К),Я, (т)огде Г - время, меняющееся от ; до Гь.45Таким образом, на Выходе умнокителя частоты образустся частота, изменяющаяся линейно во вре:;спи с коэффициентом, равным производной умпоже:пой частоты, т. е. осуществляется ш:тегппрование во времени час- ТОТЫ ПРОПОР:01.2 ЛЫОИ ПРОПЗВОДНОИ УМО женной частоты,На входы блока суммирования частот поступают импульсы с Выхода умнокителя частоты с частотой Г:;:), с выхода переключаю- ЩЕГО ЭЛЕМСПТ 2 13 С ЧаСТОТОЙ 1:с(г) И С ВЫХО- да блока 14 Выита 1 я частот, поделепнОЙ на два в триггере 8 со счетным входом, с частотой - ЛР.(;), Управляет работой блока СУЬМИРОВ 2 НИЯ Ч 2 СТОТ ЗНВКОВЫЙ СПГПал з 1 пс (1) с ВыхОДЯ блока Выч 1 тания частот 1.0 ТОРЫЙ Х 2 Р 21.ТЕРИЗУЕТ ЗН 2 К ГРИРаЦЕНИЯ покенной частоты и производной входного сигнала, В зависимости от этого знака к час. б 5 тоте Р,;(11) прибавляются или из нее вычита 1ются частоты - ЛР(1) и Р.-(;).Блок суммирования частот может быть )построен на блоках вычитания частот по числу Входных сигналов с вводом промежуточной частоты. Тогда она легко перестраивается с суммирования на вычитание частот. Частота на выходе блока суммирования частот для текущего +1-го периода будет равнаФормула изобретенияУстройство умножения частоты следования импульсов, содержащее генератор опорной частоты, блок управления, два делителя частоты, каждый из которых состоит из вычитающего счетчика и регистра памяти, соединенных через вентиль ввода кода, управляющий вход которого подключен к выходу вычитаю- щего счетчика, и суммирующий счетчик, кодовьй выход которого через вентиль переноса кода соединен с установочным входом регистра памяти первого делителя частоты, при это. выход генератора опорной частоты подключен ко входу ьычитающего счетчика первого делителя частоты непосредственно, а к счетному входу суммирующего счетчика - через второй делитель частоты, установочный вход которого подключен к клемме источника входного сигнала, о т л и ч а ю шее с я тем, что, с целью повышения быстродействия и точности работы устройства, в него введены два дополИтелыых делителя частоты, переключающий элемет, блок вычитания частот, умножитель частоты, блок суммирования частот, триггер и дополнительные вентили переноса кода, причем выход первого делителя частоты и выход первого дополнительного делителя частоты через переключающий элемент подклОчены ко входам блока )вычитания частот, выход которого через триггер соединен с первым входом суммирования частот и через второй дотолннтельный делитель частоты с первым входом ум)0 кителя частоты, выход которого подключен ко второму входу блока суммирования частот, третий вход которого соединен с выходом переключающего элемента, у праВляОщиЙ Вход - со знакОВым выходом блока вычитания частот, а выход является выходом устройства, при этом выход генератора опорной частоты подключен к импульсному входу первого дополнительного делителя частоты и ко второму входу умножителя частоты, 2 установочные Входы дополни- телыь;х .:Ол:)тслей частоть подключены к кодово:.у Вьхсду сумиру 10 щего счетчпк 2 через ДСПОЛПИ 0;ЬЬ:С ВЕПТИЛП ПЕРЕНОС 2 Кода, УП- разлпо)цпе ьходы которых соединены с одними выходами блока управления, другие вы528695 йх М Составитель М, АудрингТехред Е. Подурушина Корректор Т. Гревцова Редактор Н. Каменская Заказ 2319/19 Изд.1620 Тираж 1029 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Типография, пр. Сапунова, 2 ходы которого подключены к управляющим входам умножителя частоты и переключаю- иего элемента, к сбрссовым входам суммирующего счетчика и регистров памяти первого и двух дополнителыных делителей частоты. Источники информации, принятые во внимание при экспертизе:1, Лвт. св.354546, кл. Н ОЗК 5/00, 1972.2, Авт. св.357668, кл. Н ОЗК 5/01, 1973 5 (прототип).