Устройство для сложения и вычитания частот двух импульсных последовательностей

(51) М, Кл. 606 (3 7/14 с присоединением заявкиГосударственный комитет СССР(54) УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ И ВЫЧИТАНИЯ ЧАСТОТ ДВУХ ИМПУЛЪСНЫХ ПОСЛЕДОВАТЕЛЪНОСТ оты. хема устная диагУстрой разом.На вхо (фиг. 2 а (фиг.ленны прямо тью работает следующим ободают более высокую на вход 2 более ниэк дные частоты, предста последовательностей импульсов со скважносую в 2 б) вх е в виде угольных (4 2 Изобретение относится к областиавтоматики н вычислительной техникьи может быть использовано в измерительной технике.Известно устройство для вычитанияи сложения двух последовательностей,импульсов 11 . Недостатком этогоустройства является представлейие выходного сигнала (суммарного нли раэностного) в виде неравномерной после-довательности коротких импульсов,. Наиболее близким по техническойсущности к данному йзобретению является устройство 21, содержащее блокеинхронизации, элемент И, блок управления, суммгтор помодулй два,"дели-тель частоты, выход которого является выходом устройства, первая и вторая информационные шины устройствасоединены соответственно с первым ивторым входами блока синхронизации,управляющая шина соединена с первымвходоМ блока управления.Недостатком известного устРойстваявляется низкая частота выходногосигнала,Целью изобретения является расширение частотного диапазона устройства.С этой целью в него введен умножитель частоты, вход котороГо соединен со второй информационной шиной, апервый и второй выходы - соответст. -венно со вторым входом блока управления, а также с третьим входомблока управления и первым входом сумматора по модулю дйа, второй входкоторого соединен с выходомэлементаИ, первый вход которого соединен свыходом блока синхронизации, а второйвход - с выходом блока управления,выход сумматора по модулю два соединен со входом делителя частНа фиг, 1 представлена сройства, на фиг. 2 - временрамма работы устройства,Устройство содержит (фиг.1) информационные шины 1, 2, управляющуюшину 3, умножитель 4 частоты, блок 5синхронизации, блок 6 управления,сумматор 7 по модулю два, делитель 8частоты, элемент, И 9, выход 10.ство643901 Вык 1 2Таким образом, на выходе устройства 10 в зависимости от управляюще го сигнала на входе 3 выделяется последовательность прямоугольных импульсов со скважностью. О "2, с частатой, равной сумме или разности входных частот без понижения их час 5 то ты,формула изобретения ЭУмножитель частоты 4 производит умножение в К раз частоты т , поступающей со входа 2, и на его прямом и инверсном выходах выделяются соответственно последовательности коротких импульсов, частотой К 1 соответствующие переднему (фиг. 2 д) 6 и заднему (фиг. 2 е) фронтам сигнала К 1Если на управляющем входе 3, присутствует логическая фединица" (фиг. 2 в), то устройство выполняет вычитание входных частот. При этом короткие импульсы с частотой К с прямого выхода умножителя частоты 4 через блок управления 6 поступают на второй вход элемента И 9 (фиг.2 д), а на его первый вход подаются выходные импульсы блока синхронизации 5. С выхода элемента И 9 на первый вход сумматора по модулю 7, подаются пачки коротких импульсов 2) (фиг. 2 ж) с частотой заполнения К 1, а на второй вход (фиг. 2 д) поступа- ет последовательность коротких импуль-. сов с прямого выхода умножителя частоты 4. Так как эти ймпульсы совпада" 25 ют во времени на выходе блока 7 выделяются неравномерные во времени последовательности коротких импульсов ,(фиг. 2 и) с частотой Г= К (1- 1) После деления на К с помощью делителя 8 на выходе устройства 10 выде" ляется равномерная последовательность импульсов со скважностью О 2, частота которых равна разности входных частотЗбвь 1 к а При пода.з на управляющий вход 3 логического нуля (фиг. 2 г) на второй вход элемента И 9 через блок 40 управления 6 Поступают импульсы с инверсного выхода умножителя частоты 4 (фиг, 2 е). В этом случае на входы блока 7 поступают йе совпадающие во времени пачки коротких импульсов 45 с частотой заполнения К 1 (фиг. 2 з) и последовательность короткйх "импульсов с частотой К 1 (фиг. 2 д) с прямого выхода умножителя 4. В:результате на его выходе, вцделяется неравномерная во времени последовательность. коротких импульсов (фиг, 2 к)фс частотой Г = К ( 1+ 1) которая после делени я н а К делителем частоты 8 подается на выход устройства 10, выделяется равномерная последовательность импульсов со скважностью О =2, частота которых равна сумме входных частот: Устройство для сложения и вычитания частот двух импульсных последовательностей, содержащее блок синхронизации, элемент И, блок управления, сумматор по модулю два, делитель частоты, выход которого является выходом устройства, первая и вторая информационные шины устройства соединены соответственно с первым и вторым входами блока синхронизации, управляющая шина устройства соединена с первым входом блока управления, о т л и ч а ю щ е е с я тем, что, с целью расширения частотного диапазона устройства, в него введен умно- житель частоты, вход которого соединен со второй информационной шиной, а первый и второй выходы - соответственно со вторым входом блока уп" равления, а также с третьим входом блока управления и первым входом сумматора по модулю два, второй вход которого соедИнен с выходом элемента И, первый вход которого соединен с выходом блока синхронизации, а второй вход с выходом блока управления, выход сумматора .по модулю два соединен со входом делителя частоты.Источники информаций, принятые во вйимание при экспертизе:1, Авторское свидетельство СССР У 265187, Кл, Н 03 К 23/26, 1970.2. Патент фраиции 9 2162728, кЛ, Н 03 К 5/00, 1973.643901 иСоставитель ЭДомброискийепурцшвили Техред Э. ЧужцкКорректор С. П едактор Д Ужгород ул. ПРоящщя,е ет фил РР Я 6/б ЦЦЦДЦЯ Госуу п,о 93ТИраЖ 310 Цодписоерр 71 ещоро кОщтета СССРелам изобретеНи И о 75 ытиЦмосква ЖРаущскаа наб., д., 1/5