Частотный компаратор

АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Дополнительное к ав Кл Н 03 К 5/1 22) Заявлено 05.03.76 (21) 2328385/21с присоединением заявки (23) ПриоритетОпубликовано 30.03.77, Бюлле Дата опубликования описани арственный номите Совета Министров по делам изобрети открытий 53) УДК нь88,8(54) ЧАСТОТНЫЙ КОМПАРАТО бретение относится к импульсной технике.Известен частотный компаратор, содержащий счетные схемы, состоящие из триггеров, генератор калиброванной частоты, арифметическое устройство, в состав которого входят блоки памяти, дешифраторы и логические устройства 1. Данный компаратор является сложным и не обеспечивает необходимой точности компаратора.Наиболее близким к предлагаемому по технической сущности является компаратор, содержащий входной формирователь, выход которого соединен с входами формирователя заднего фронта импульсов и регистра индикации допусков, счетчик импульсов, один вход которого соединен с выходом генератора импульсов, а второй вход с выходом формирователя заднего фронта импульсов, блок памяти, входы которого соединены с соответствующими выходами дешифратора, другие выходы которого подключены к соответствующим входам регистра индикации допусков 21.Целью изобретения является увеличение числа задаваемых допусков компарации.Это достигается тем, что в предлагаемый частотный компаратор введены блок сравнения кодов и дополнительный счетчик, причем входы блока сравнения кодов подключены к выходам основного счетчика и соответствующим выходам блока памяти, выход блока сравнения кодов соединен с первым входом дополнительного счетчика импульсов, его второй вход подключен к выходу формирователя заднего фронта импульсов, а выход соединен с входом дешифратора.На чертеже приведена структурная электрическая схема предлагаемого компаратора.Компаратор содержит входной формирователь 1, счетчик 2, генератор импульсов 3, блок 10 сравнения кодов 4, блок памяти 5, дополнительный счетчик 6, дешифратор 7, формирователь заднего фронта импульсов 8, регистр индикации допусков 9, который выполнен из логических элементов И - НЕ 10 - 14, Я 5-триг геров 15 - 18 и логического элемента И - НЕ 19.На вход 20 подаются входные сигналы, свыходов 21 - 24 снимаются сигналы, соответствующие определенным допускам, а с выхода 25 - сигнал Больше поля допуска.20 Принцип работы компаратора заключаетсяв следующем.При значении контролируемой частоты Р,больше верхнего допуска к моменту окончания очередного периода частоты Р счетчик 6 25 находится в нулевом состоянии, и сигнал с нулевого выхода дешифратора 7 подается на элемент И - НЕ 10, а в момент окончания периода Частоты Римпульс с выхода формирователя 1 поступает на вход регистра 9 и им пульсом с выхода элемента 10 Л 5-триггерыустанавливаются (независимо от предыдуще552691 4 Составитель А, Артюхехред М, Семенов Корректор Л. Брахнина Редакт пик Изд.340 Государственного ко по делам изобре 3035, Москва, Ж, аказ 755/3ЦНИИ Тираж 1054митета Совета Министровений и открытийРаушская наб., д. 4/5 ПодписноеССР Типография, пр. Сапунова,3го состояния) в нуль, в результате чего на выходе 25 появляется сигнал, указывающий на то, что значение частоты Р, превышает верхни 11 допуск.Допустим теперь, что частота Р понизилась и ее значение стало меньше верхнего допуска. В этом случае на вход счетчика 6 поступает один имп 1 льс с выхода блока 4, в результате чего разреша 1 ощий сигнал устанавливается на следующем выходе дешифратора 7, и в момент окончания периода частоты Римпульсом с выхода элемента И - НЕ 11 устанавливается в единичное состояние Я 5-триггер 15, а сигнал на выходе 24 регистра 9 указывает, что значение контролируемой частоты Рн ниже верхнего допуска.При дальнейшем понижении значения частоты Рв единицу устанавливается Ю-триггер 16, соответствующий ближайшему превышающему значение частоты Рдопуску, при этом остальные Ю-триггеры принудительно устанавливаются в нуль. При появлении сигнала на выходе 21 регистра 9 счетчик 2 запирается сигналом с выхода дешифратора 7.Формула изобретенияЧастотный компаратор для устройства допускового контроля, содержащий входной формирователь, выход которого соединен с входами формирователя заднего фронта импульсов и регистра индикации допусков, счетчик импульсов, один вход которого соединен с вы ходом генератора импульсов, а другой вход свыходом формирователя заднего фронта импульсов, блок памяти, входы которого соединены с соответствующими выходами дешифратора, другие выходы которого подключены к 10 соответствующим входам регистра индикациидопусков, отличающийся тем, что, с целью увеличения числа задаваемых допусков, в него введены блок сравнения кодов и дополнительный счетчик, причем входы блока 15 сравнения кодов подключены к выходам основного счетчика и соответствующим выхо дам блока памяти, выход блока сравнения кодов соединен с первым входом дополнительного счетчика импульсов, его второй вход под ключен к выходу формирователя заднегофронта импульсов, а выход соединен с входом дешифратора.Источники информации, принятые во внимание при экспертизе25 1. Патент США3829785, кл, 328 - 130,1974.2. Авт. св. СССР458944, кл. Н 03 К 5/18,05.02.75.