Генератор импульсов с изменяющейся частотой

Н), 9 ЩФ СОЮЗ СОВЕТСКИСОЦИАЛИСТИЧЕСКИРЕСПУБЛИН ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГННТ СССР ОПИСАНИЕ ИЗОБР К АВТОРСКОМУ СВИДЕТЕЛЬСТВ 1191 1115114 и 03рат ных рас тей(57) Изобретение может быть использовано в цифровых имитаторах сигналов частотных датчиков, в качестве генеора частотной развертки панораманализаторов. Цель изобретения -ширение функциональных возможносза счет задания диапазона и ско3 150 3060 рости изменения частоты формируемой импульсной последовательности, которая достигается введением эадатчика 13 скорости изменения частоты, который устанавливает на выходах блока 1 генераторов и эадатчиков 11 и 12 максимальную и минимальную частоты. Частоты через переключатель 4 задают начальные значения суммирующего 4интегратора 5. Граница изменения частотного диапазона определяется блоком 8 сравнения. Задатчик 14 режима работы через блок 9 управления устанавливает режим работы генератора. Генератор содержит также переключатели 2, 3, вычитающий интегратор 6, блок 7 сравнения, выходную шину 10, 1 э.п. ф лы 3 ил, Изобретение относится к импульсной технике и может быть использовано в цифровых имитаторах сигналов частотных датчиков в качестве генератора частотной развертки панорамных анализаторов спектра для проверки статистических и динамических свойств цифровых умножителей и сигнализаторов частоты,Целью изобретения является расширение функциональных возможностей за счет задания диапазона и скорости изменения частоты формируемой импульсной последовательности.На фиг.1 представлена функциональ ная схема генератора импульсов с изменяющейся частотой; на фиг.2 - временные диаграммы, поясняющие его работу; на фиг.3 - временные диаграммы выходной частоты для различных ре жимов работы.Генератор содержит блок 1 генераторов, переключатели 2-4, суммирующий интегратор 5, вычитакнций интегратор 6, блоки 7 и 8 сравнения, блок 9 40 управления, выходную шину 10, задатчик 11 максимальной частоты, эадатчик 12 минимальной частоты, задатчик 13 скорости изменения частоты, задатчик 14 режима работы, 45Первый выход блока 1 генераторов соединен с первыми входами переключателей. 2 и 3. Второй выход блока 1 генераторов соединен с вторыми входами переключателей 2 и 3. Выход переключателя 2 соединен с первыми входами блока 9 управления и суммирующего интегратора 5, второй вход которого соединен с выходом переключателя 4 и первым входом блока 8 сравнения.Выход суммирующего интегратора 5 соединен с вторым входом блока 8 сравнения и первым входом вычитающего интегратора 6, второй вход которого соединен с выходом переключателя 3 ивторым входом блока 9 управления,третий вход которого соединен с выходом блока 7 сравнения, первый входкоторого соединен с выходом вычитающего интегратора 6, а второй входс общей шиной. Выход блока 8 сравне"ния соединен с четвертым входом блока9 управления, пятый и шестой входыкоторого соединены с соответствующимивыходами Задатчика 14 режима работы.Задатчики 11 и 12 максимальной и минимальной частот соединены соответственно с первым и вторым входами переключателя 4, третий вход которогосоединен с третьими входами переключателей 2 и 3 и первым выходом блока9 управления, второй выход которогосоединен с третьим входом суммирующего интегратора 5, четвертый вход которого соединен с третьим выходомблока 9 управления, четвертый выходкоторого соединен с пятым входом суммирующего интегратора 5. Пятый выходблока 9 управления соединен с выходной шиной 10 и третьим входом вычитающего интегратора 6, четвертый входкоторого соединен с шестым выходомблока 9 управления. Первый и второйвыходы задатчика 13 скоррсти изменениячастоты соединены с соответствующимипервым и вторым входами блока 1 генераторов. Блок 1 генераторов содержит управляемые делители 15 и 16, источник 7 опорных сигналов, Первые входы управляемых делителей 15 и 16 являются соответственно первым и вторым входами, а их выходы - первым и вторым выходами блока 1 генераторов. Выход источника 17 опорных сигналов соединен с вторыми входами управляемых делителей 15 и 165 150306Блок 9 управления содержит элементы И 18-21, элемент ИЛИ 22, триггер 23, Л-триггер 24, КБ-триггеры 25 и 26, формирователи 27 и 28 импульсов, инвертор 29.5Выход элемента И 18 соединен с входом установки триггера 23, прямой выход которого является первым выходом блока 9 управления и соединен с первым входом элемента И 21, второй вход которого является четвертым входом блока 9 управления и через инвертор 29 соединен с первым входом элемента И 20, второй вход которого соединен с инверсным выходом триггера 23, вход предустановки которого соединен с выходом элемента И 19, первый вход которого является пятым входом блока 9 управления. Выход зле мента И 21 соединен с первым входом элемента ИЛИ 22, второй вход которого соединен с выходом элемента И 20, третий вход которого соединен с Третьим входом элемента И 21, инверс ным выходом КБ-триггера 26 и является пятым выходом блока 9 управления. Первый выход формирователя 28 импульсов соединен с входом установки КБ- триггера 26, вход предустановки которого соединен с входом предустановки КЯ-триггера 25 и является третьим входом блока 9 управленияВторой выход формирователя 28 импульсов соединен с вторыми входами элементов И 18 и 19, первым входом 0-триггера. 24 и является третьим выходом блока 9 управления. Первый вход формирователя 28 импульсов является вторым входом блока 9. управления, шестой выход которого является третьим выходом Формирователя 28 импульсов, второй вход которого соединен с пря" мым выходом КБ-триггера 26. Первый вход формирователя 27 импульсов является первым входом блока 9 управления, а его второй вход соединен с прямым выходом КБ-триггера 25, вход установки которого соединен с выходом формирователя 27 импульсов. Ин 50 версный выход КБ-триггера 25 является вторым выходом блока 9 управления. В . Выход элемента ИЛИ 22 соединен с вторым входом В-триггера 24.Формирователи 27 и 28 импульсов имеют одинаковую функциональную схему и содержат счетчик 30 (31), дешифратор 32 (33), Вьсоды счетчика 30 соединены с соответствующими входами ае 06шифратора 32, выход которого является выходом формирователя 27 импульсов. Счетный вход счетчика 30 является первым входом формирователя 27 импульсов, второй вход которого является входом сброса счетчика 30.Генератор работает следующим образом.Первый вход П-триггера 24 является потенциальным входом предустановки, второй вход является тактовым входом этого триггера с переключением по фронту импульса. Информационный вход Р-триггера 24 соединен с источником логической "1".Работа устройства и характер изменения частоты на его выходной шине 10 определяются состояниями логических уровней на выходах задатчика 14, выходных сигналов задатчика 13 и выходных сигналов задатчиков 1 и 12 максимальной и минимальной частот.Пусть в некоторый момент временикод суммирующего интегратора 5 равен И .(Т) (фиг.2 а), а код вычитающего интегратора 6 равен И(фиг.2 б), Если принять, что на первом выходе блока 9 управления, а следовательно, и на третьих входах переключателей 2-4 присутствует уровень логической "1", то на первый счетный вход суммирующего интегратора 5 поступает частота Г, с первого выхода блока 1 генераторов через переключатель 2, а на второй счетный вход вычитающего интегратора 6 - частота Г с второго выхода блока 1 генераторов. При этом в последующие моменты времени код суммирующего интегратора 5 увеличивается с каждым импульсом входной частоты 1 а код вычнтающего интегратора 6 с каждым импульсом частоты Г уменьшается на единицу и при достижении в нем нулевого значения ь ода, блок 7 сравнения (Фиг.2 в) Формирует уровень логической " 1" в момент времени ;. В этот мсмент код суммирующего интегратора 5 становится равнымИ ( ) М(,) + (с е,) Г, (1 Логическая " 1" с гыхода блока 7 сравнения, поступая на третий вход блока 9 управления, запускает егс. В ответ на этот импульс блок 9 управ" ления формирует на своем пятом выходе (Фиг,2 е) импульс, длительность 7 . которого обратно пропорциональ ч.ьна частоте, поступавшей на второй;)Л вход вычитающего интегратора 6 (вданном случае Г) 9-5(2) где К - постоянная величина.Кроме того, в течение времени дей" ствия этого импульса блок 9 управления вырабатывает последовательно во времени импульсы на своих шестом и третьем выходах У 9 а и 11-ь (фиг.2,г,д). Импульс с шестого выхода блока 9 управления производит запись содержимого суммирующего интегратора 5 в вычитающий интегратор 6 Г 4(.;) = И(С;). Во время действия импульса с пятого выхода блока 9 управления на третьем входе вычитаю- щего интегратора 6 блокируется прохождение импульсов на его втором входе. С появлением импульса на выходе блока 7 сравнения дополнительно на втором выходе блока 9 управления вырабатывается импульс, длительность с которого обратно пропорциональна частоте, поступающей на второй вход суммирующего интегратора 5 (фиг.2 ж), т.е. Г,л К(3)В течение всего времени действия этого импульса, поступающего на третий вход суммирующего интегратора 5, блокируется счетный вход последнегоИмпульс с третьего выхода блока 9 управления поступает на четвертый вход (сброса) гуммируюшего интегратора 5 и переводит его в нулевое состояние.1 1выражая 1, через 1, согласно (4),Из выражений (2) и (3) получаемЬ,9-5 Таким образом, с момента времени+ сО 5 содержимое вычитаю- щего интегратора 6 уменьшается под действием счетных импульсов, поступающих на его второй вход, до нуля к моменту временис + и (с )/ е а код суммирующего интегратора 5 увеличивается с момента времени+ ,и в момент временистановится равными(с;+, ) - И+, - с ). Г.- В результате состояние схемы возвращается к тому, какое она имела в момент времени й, с той лишь разницей, что содержимое суммирующего интегратора 5 изменяется на новое зна- чение, Аналогично для последующего цикла, заканчивающегося в момент времени с,+ , можно записать%( 1+1) ( +ае "9-з. )Так как импульсы на выходной шине 10 устройства появляются в моменты времени Т;, ТТ , то отношение последующих интервалов време-ни между импульсами к предыдущим можно определить как 35сч = - , --- ", - - (8);тогда, подставляя в выражение (8)значения моментов времени иэ (6) и915Таким образом, интервалы времени между выходными импульсами генератора, а следовательно, и их частота изменяются по закону геометрической прогрессии со знаменателем, равным отношению частот на выходах блока 1 генераторов. Для смены направления изменения частоты на выходной шине 10 генератора достаточно изменить логический уровень сигнала управления на третьих входах переключателей 2 и 3. Требуемое значение скорости изменения выходной частоты задается с помощью задатчика 13, устанавливающего коэффициент деления управляемых . делителей частоты 15 и 16 источника 17 опорных сигналов.С помощью задатчиков 11 и 12 максимальной частоты устанавливают наибольшее Ги наименьшее Гмзнамаксчение частоты импульсов на выходной шине 10, при этом характер изменения частоты от максимальной к минимальной и наоборот определяется комбинацией логических сигналов на выходах задатчика 14 режима.Так, если на втором выходе задатчика 14 режима установлен уровень логической " 1", а на его первом выходе установлен уровень логического "0", то частота на выходной шине 10 устройства изменяется от минимальной - Гч до максимальной Р , послемаксчего частота скачком изменяется до минимального значения Г к, установленного задатчиком 12 минимальной - частоты, после этого выходная частота вновь плавно увеличивается по закону геометрической прогрессии до максимальной, установленной задатчиком 11 максимальной частоты, затем цикл изменения повторяется (фиг.3 б).Если на втором выходе задатчика 14 режима установлен логический 0", а на его первом выходе - уровень лг 1 гической "1", то на выходной шине 10 генерируются импульсы, частота которых изменяется от наибольшей Р к наименьшей Рмц по закону геометрической прогрессии, после чего частота скачком изменяется до максимальных значений Р, затем цикл повторяется (фиг.За).В том случае, когда на выходах задатчика 14 режима установлены нулевые уровни напряжений, выходная частота плавно изменяется по закону геометрической прогрессии как в сто 03060 0 5 1 О рону увеличения частоты, так и в сторону уменьшения частоты в преде" лах заданных границ от Гмакс до Гмии установленных задатчиками 11 и 12 максимальной и минимальной частоты (фиг,Зв).Рассмотрим работу устройства в первом режиме, когда на втором выходе задатчика 14 режима установлен уровень логической единицы, а на егопервом выходе - уровень логическогонуля. Этот режим обеспечивается призадании кода на первом вьжоде эадатчика 13 меньше кода на его второмвыходе, чем обеспечивается более высокая частота на втором вьжоде блока1 генераторов по сравнению с частотойна его первом выходе, при этом навыходе задатчика 11 максимальной час 15 20 тоти устанавливают код периода этоймаксимальной частоты, а на выходеэадатчика 12 минимальной частоты устанавливают код, соответствующий пе Риоду заданной минимальной частоты.В этом режиме работа устройстваничем не отличается от рассмотренного выше до тех пор, пока код суммиру"ющего счетчика 5 к концу очередногоинтервала Т не станет меньше кода,установленного на первом входе переключателя 4, при этом на первом выходе блока 9 управления присутствуетуровень логической единицы и, следовательно, первый вход переключателя 4 скоммутирован с его вьжодом, а,следовательно, и с первым входом блока 8 сравнения, на второй вход которого поступает, код суммирующего интегратора 5. Если после момента времени 1 этот код на втором входе блока 8 сравнения меньше, чем код наего первом входе, то на выходе блока 8 сравнения устанавливается код 45логической единицы (Фиг.2 к), которыйпоступая на четвертый вход блока 9управления открывает элемент И 2 1для прохождения сигнала сс второговыхода КБ-триггера 26, который возникает в момент времени 1 с приходомимпульса блока 7 сравнения на третийвход блока 9 управления. С выходаэлемента И 21 сигнал через элементаИЛИ 22, поступая на второй вход 0 триггера 24, устанавливает на его выходе уровень логической единицы(фиг.2 з), который своим фронтом, поступающим на второй (счетный) входтриггера 23, изменяет его состояние11 1503060 12 так, что на его первом вьжоде уста режима установлен уровень логичеснавливается нулевой уровень (фиг.2 и), кого нуля, а на его первом выходе а на его втором выходе - уровень ло- уровень логической единицы, аналогичгической " 1". Таким образом, на пер- на рассмотренной. Отличие заключаетвом выходе блока 9 управления появля- ся в том, что в исходном состоянии5ется уровень логического "0", который на первом выходе блока 9 управления переводит переключатели 2-4 во вто- устанавливается уровень логического рое состояние, когда их выходы ском- нуля, так как триггер 23 устанавлимутированы с вторыми входами. При 10 вается в нулевое состояние уровнем этом на входе суммирующего интегра- логической единицы, поступающей с тора 5 устанавливается код Имини- пятого входа блока 9 управления чемальной частоты с выхода задатчика 12 реэ элемент И 19 на третий вход минимальной частоты (фиг.2 а). Так (сброса) триггера 23 в момент форми" как на четвертом выходе блока 9 уп- рования импульса на втором выходе де.15равления действует высокий уровень с шифратора 33. С завершением каждого выхода 1-триггера 24, который, посту- цикла работы в момент времени пая на пятый вход (записи) суммирую- коды суммирующего интегратора 5 увещего интегратора 5, записывает в не- личиваются от цикла к циклу (при го код минимальной частоты, импульс, 20 этом выходная частота уменьшается) появляющийся на шестом выходе блока 9 и при превышении кода суммирующего управления, поступая на четвертый интегратора 5 кода минимальной часвход вычитающего интегратора 6, про- тоты, поступающего на первый вход изводит запись в него кода минималь- блока 8 сравнения с выхода задатчиной частоты с выхода суммирующего ин ка 12 минимальной частоты через петегратора 5 (фиг.2 б) . Очередной им- реключатель 4, на выходе блока 8 пульс, вырабатываемый на втором вы- сравнения устанавливается уровень ходе дешифратора 33, сбрасывает логического "0", который, поступая 0"триггер 24 и через элемент И 18 ус- через четвертый вход блока 9 управтанавливает триггер 23 в исходное 30 ления после преобразования в логи- состояние, когда на его первом выхо" ческую " 1" инвертором 29, проходит де установлен уровень логической "1". через элемент И 20 в момент появле Кроме того, тот же импульс с второго ния импульса на втором выходе К 8- выхода дешифратора 33, поступая че- триггера 26, а следовательно, и через реэ третий выход блока 9 управления элемент ИЛИ 22 на второй вход -тригна четвертый вход (сброса) суммирую- гера 24, взводя его, чем вызывается щего интегратора 5, устанавливает переключение триггера 23 в единичего в нулевое состояние. После того, ное состояние. При этом код миникак коды счетчиков 30 и 31 достигнут мальной частоты через суммирующий значения К соответствующего К импуль- интегратор 5 переписывается в вычи 40сам, поступившим на их первые (счет- тающий интегратор 6, что сопровозданые) входы через первый и второй вхо- ется скачкообразным увеличением часды блока 9 управления с выходов пере- тоты на выходной шине 10 устройства ключателей 2 и 3, на первьм выходах и последующим ее уменьшением по эадешифраторов 32 и 33 вырабатываются кону геометрической прогрессии. импульсы, устанавливающие КБ-тригге- Работа устройства в третьем рези ры 25 и 26 в исходные состояния, пос- ме, который устанавливается при нуле чего,код суммирующего интеграто-левых уровнях на выходах задатчика 14 ра 5 начинает изменяться от нулевого режима аналогична рассмотренным с с каждым импульсом входной частоты, той лишь разницей, что формирование а код вычитающего интегратора 6 изме- импульса на выходе 1-триггера 24,50няется от максимального, соответству- приводящее к изменению состояния ющего низшей частоте диапазона, с триггера 23, не сопровождается его каждым импульсом последовательности, принудительной установкой под дейст- действующей на его втором входе. Да- вием импульса с второго выхода дешифлее работа устройства происходит в ратора 33, так как элементы И 18 и соответствии с ранее описанным. 19 закрыты нулевыми уровнями, дейРабота устройства на втором режи- ствующими на их первых входах. Это ме, когда на втором выходе задатчика приводит к тому, что на границах диа03060 13 15 пазона частота на выходной шине 10 це изменяется скачком, а изменяется по закону геометрической прогрессии как в сторону увеличения до наибольшей установленной эадатчиком 11, так и с последующим уменьшением также по закону геометрической прогрессии со знаменателем, обратно пропорциональным предыдущему. Аналогично достижение нижней границы диапазона частоты не сопровождается ее скачкообразным изменением, а переходит в перемену направления изменения частоты и частота изменяется вновь от минимальной в сторону увеличения по закону геометрической прогрессии. Формула изобретения 1Генератор импульсов с изменяющейся частотой, содержащий блок генераторов, суммирующий интегратор, вычитающий интегратор, о т л и ч а ю - щ и й с я тем, что, с целью расширения функциональных возможностей, в него введены первый, второй, третий переключатели, первый, второй блоки сравнения, блок управления, задатчик максимальной частоты, задатчик минимальной частоты, задатчик скорости изменения частоты, эадатчик режима работы, причем первый выход блока генераторов соединен с первыми входами первого, второго переключателей, второй выход блока генераторов соединен с вторыми входами первого, второго переключателей, выход первого переключателя соединен с первыми входами блока управления гг суммирующего интегратора, второй вход которого соединен с выходом третьего переключателя и первым входом первого блока сравнения, выход суммирующего интегратора соединен с вторым входом первого блока сравнения и первым входом нычитающего интегратора, второй вход которого соединен с выходом второго переключателя и вторым входом блока управления, третий вход которого соединен с выходом второго блока сравне- ния, первый вход которого соединен с выходом вычитающего интегратора, а второй вход - с общей шиной, выход первого блока сравнения соединен с четвертым входом блока управления, пятый и шестой входы которого соединены с соответствующими выходами задатчика режимов работы, ныходы задатчиков максимальной и минимальцой частот соединены соотнетстнецно спервым и вторым входами третьего переключателя, третий вход которогосоединен с третьими входами первогои второго переключателей и первым ныходом блока управления, второй выходкоторого соединен с третьим входомсуммирующего интегратора, четвертыйвход которого соединен с третьим ныходом блока управления, четвертыйвыход которого соединен с пятым входом суммирующего интегратора, пятыйвыход блока управления соединен стретьим входом нычитающего интегратора, четвертый вход которого соединен с шестым выходом блока управления, первый и второй выходы задатчи ка скорости изменения частоты соединены с соответствующими перным ивторым входами блока генераторов.2. Генератор по п. 1, о т л и ч аю щ и й с я тем, что блок управления 25 содержит с первого по четвертый элементы И, элемент ИЛИ, триггер, 0 триггер, первый, второй КБ-триггеры,первый, второй формирователи импульсов, инвертор, причем выход первогоэлемента И соединен с входом установки триггера, прямой выход которогоявляется первым выходом блока управления и соединен с первым входом второго элемента И, второй вход которогонвляется четвертым входом блока управления и через инвертор соединен спервым входом третьего элемента И,второй вход которого соединен с инверсным выходом триггера, вход предустановки которого соединен с выходомчетвертого элемента И, первый входкоторого является пятым входом блокауправления, выход второго элемента Исоединен с первым входом элементаИЛИ, второй вход которого соединен свыходом третьего элемента И, третийвход которого соединен с третьим входом второго элемента И, инверсным выходом первого КБ-триггера и является 50пятым выходом блока управления, первый выход первого формирователя импульсов соединен с входом установкипервого КБ-триггера, вход предустановки которого соединен с входомпредустановки нторого КЯ-триггера иявляется третьим входом блока управ леция, второй выход и. рно о формирователя импульсов соединен с вторыми нходамн первого, четвертого эле 15 1503060 16ментов И, первым входом Р-триггера и прямым выходом второго КЯ-триггера, является третьим выходом блока управ- вход установки которого соединен сления, первый вход первого формиро- выходом второго формирователя импульвателя импульсов является вторым вхо- сов инверсный выход второго КЗ-триг 5дом блока управления, шестой выход гера является вторым выходом блока которого является третьим выходом управления, выход элемента ИЛИ соедипервого формирователя импульсов, вто- нен с вторым входом О-триггера, перрой вход которого соединен с прямым вый вход первого элемента И является выходом первого КБ-триггера, первый 10 шестым входом блока управления, чет" вход второго формирователя импульсов вертый выход которого соединен с выявляется первым входом блока управ- ходом 0-триггера и тактовым входом ления, а его второй вход соединен с триггера.1503060 Составитель Ю,СибирякТехред М,Дидык Корректор О.Ципле Редак тор Н. Лаз ар е нк о Заказ 5085/57 Тирам 884 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская, наб., д. 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101