Устройство для считывания и отображения графической информации

Номер патента: 943847

Опубликовано: 15.07.1982

Авторы: Срибнер, Шраго

МПК: G11C 17/00

Метки: блоков, записи, информации, накопители, памяти, постоянных

...могут бытьвыполнены подпружиненными.25 На чертеже изображена конструктивная схема устройства, вариант сподпружиненными штырями.Устройство состоит нз ванн сприпоем 1, образующих общие контакт ные шины, трубчатогО нагревателя 2,943847 4 е формула изобретения 622 Подписно иниал ППП "Патент", г, Ужгород, ул. Проектнаясменной перфокарты 3, штекеров 4, диодами 5. Штекера 4 могут снабжаться пружинами б, помещенными в кожух 7, В варианте выполнения устройства без пружин, пружины б и кожух могут отсутствовать, 5При работе устройства смена перфокарты 3 производится следующим образом.Включается нагреватель 2. После прогрева плавится припой 1, штекера 10 4 отводятся от перфокарты 3 (например, отводом общего кожуха 7, с которым соединены штекера...

Номер патента: 955201

Опубликовано: 30.08.1982

Авторы: Есиков, Хмелевский

МПК: G11C 11/14

Метки: блоков, памяти, сигналов, считывания, ферроакустических

...усилителей, входы которых подключенык выходам соответствующих блоков 15 вычитания.На чертеже показана схема устройства для считывания сигналов изферроакустических блоков памяти.Устройство содержит управляемыеусилители 1 и 2, детектор 3, аттенюатор 4 и блоки 5 и б вычитания, Выходы усилителей соединены с выходными шинами, входы блоков вычитания -с входными шинами.Устройство работает следующим образом.Последовательность импульсов напряжения с основного носителя ферроакустического блока памяти посту пает на вход блока 5, а последова- в955201 Формула изобретения Составитель В. КостинРедактор Н. Гришанова Техред Т.Фанта КорректорЕ, Рошко Заказ б 60 Тираж 622 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий...

Номер патента: 1569903

Опубликовано: 07.06.1990

Авторы: Дудукин, Сычев

МПК: G11C 29/00

Метки: блоков, памяти

..."О" в логическую "1". По сигналу с выхода триггера 13 в регистры1 О и 11 переписывается содержимоерегистров 2 и 3 и начинается контроль блока памяти. На выходе элемента 7 вырабатывается сигнал логического 0", который сбрасывает триггер5 в исходное состояние. Следующимимпульсом с блока задания частоттриггер 13 устанавливается в исходное (нулевое) состояние, что обеспечивает режим многократного считывания инФормацин иэ блока памяти сее сравнением,Сравнение считываемой и записанной в блок памяти инФормации осуществляется блоком 21 сравнения, В товремя как блок памяти контролируется, ЭВМ перегружает регистры данных2 и адреса 3, анализирует состояние 45регистра 20 результата контроля,Предлагаемое устройство позволяет Формировать произвольные...

Номер патента: 526954

Опубликовано: 30.08.1976

Авторы: Дорохин, Каминский, Карлов, Плешев, Савелов, Толчинский

МПК: G11C 29/00

Метки: блоков, памяти

...состояние в котором (начальный адрес) установлено программным блоком, В зависимости от команды, выдаваемой счетчиком адресных операций, и в соответствии с состоянием дешифратора, г свою очередь зависящего от состояния счетчика циклов( от порядкового номера цикла), блок формирования адресов осуществляет преобразование кода счетчика адресоз, обеспечивая необходимый порядок перебора ячеек объекта проверки (естественный, много 526954кратный, чсредование выбора ячеек с прямым и инверсным соотношением адресов и разрядов адреса и т. д.).Обращение к той или иной ячейке памяти в необходимом режиме (записи, считывания, считывания без регенерации и т, д.) осуществляется посредством сигналов, выдаваемых блоком 15 формирования сигналов у,...

Номер патента: 619968

Опубликовано: 15.08.1978

Автор: Капитонов

МПК: G11C 29/00

Метки: блоков, памяти

...9 соединены с информационными входами 24 блока 3 и первыми информационными входами блока 10,Выходы 4 блока 3 подключены ко вторыминформационным в%одам бпока 10. Выходы бпока 10 соединены с адреснымивходами бпока памяти 2 и входами формироватепя кодов 23,Бпок памяти 2 является проверяемымконтролируемым) блоком памяти.Работа устройства происходит в двухджимах.В первом режиме блок 1 управлениявырабатывает упрввпяющие сигналы, приводящие блок памяти 3 в режимзапись,в бпок памяти 2 - в режимчтение.На управпяющий вход 11 логическогоблока 10 подается потенциал, разрешающий прохождение информации с выходасумматора 9 через эпементы И 12 и 18и элементы ИЛИ 13 и 19. Сигнап, пройдя элементы НЕ 15 и 16 запрещает прохождение информации с блока...