Устройство для вычисления модуля вектора

ОП ИСАНИЕИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ с 514309 Союз Советских Социалнсткческих Республик(51) Ч.Кл.е С 06.1 300б 066 722 с присоедицсцисм заявки М -Государственный комитет Совета Министров СССР оо делам изобретений и открытий(72) Автор изос)рстсция В. Н. Солол)аха Рязацский рад иотехцический институт(54) УСТРОЙСТВО ДЛЯ ВЫ ИСЛЕНИЯ МОДУЛЯ ВЕКТОРА1Изос)рстсиис относится к ооласти вычислите.(ыой тсхпики и может Оы(ь использовапо в кс (Сствс самостоятсльцого ф) цкпиоцальцого блока для рсшспия уравнений вида р = 1 Г х + у, либо в качестве составной части частот по-импульсцого преобразователя прямоугольцых координат в полярцые.Известно устройство для Вычислеция моду(5 Вскторе(, содержащее Олок Опреде:)сция ш(тсрвалов, Выход которого через последоватслыго сосдипеццыс дешифратор и блок памяти соедипсп с первым входом ицтерполятора, Вь(хо;(, 5(0 сорого подк.)сочв )( Выходу уст- РОИСТВ;.Недостатком извсстпого усгройства являстс 5 цизка 5 точ 5(ость рса,)5(запии (1)тик(сиоцальиой зависимости, обусловлсццая погрешЦОСГ 5)Л(И ЭЛСМСПТОВ. Предложенное ус(ройство с целью повышсция точ(ости содержит коммутатор и блок сравпеиия, входы которого соедицецы с входа л(и 5(омл(утатора и Входами устройстВа, а Выход подключен к управляющему входу коммутатора, выходы которого соединены с входами ицтерполятора и блока определения ицтервалов.1-1 а чертеже приведена схема устройства для вычислепия модуля вектора, которое содержит блок срацисция 1, коммутатор 2, иц 2тсрпо,)ятор 3, блок памяти 4, дешифратор 5и блок опредслеция ицтервала 6.В предлагаемом устройстве оба входа Г,и Е 5, сосдицецы с соответствующими входами 5 блока сравцеция 1 и коммутатора 2. Выходыблока сраВц(.ии 5 1 подключепы к управ,)я(0 шим входам коммутатора 2, выходы которогосоедицецы с частотпыми входами ицтерполятора 3, кодовые входы которого подключсцы о к выходам блока памяти 4, и с входами блока 5 опредслеция интервала, выходами цодключеццого через дешифратор 6 к входамблока пал(яти 4.Предлагаемое устройство осуществляет 5 к;сочпо-плоское) и) ю аппросимапи)0 ф цкпиидвух переменцыхр (х у) = 1, х" + у-", (1)В осцову реализации о положен методвоспроизведения одцородцых фуцкпш двухперел)евцых, суть которого заключается в переходе к воспроизведению фуикпии вспомоугателысого аргумецта - = - . при у ( хх25 Лили )1 = - при х ( у. В этом случае длятфуцкпш о можно записатьо=х 1 1)-;-е= х Ч 30 , = уф 1+ )1 е = у ср(.а кто р С. Хей фи и Техрсд А, Камышникова Корректор Т. Добровольская Ив)в377 Государственног но делама 3035, Моски;н 5)с)ров ССС Заказ 5194ЦНИ 1 П 4,5 10 Т,игорекй фи)ивы 3Функцию гг заменяем кусочно лом;)нонкривои (линейная аппроксимация), и в результате моделируемая зависимость представляется в виде:г) = а;,. + Г);дл 51 х ) )Р(9),р = а; у+ 6; х д)я т(У1) (3)где параметры а, и 6; определяются в соответствии с разбиением вс)Омогательногоаргумента Я или 1,В силу подобия функций г (7) и )1 (1), дтакже принтх диапазонов изменения аргументов;= - , О(;: 1, О т-.1,1параметры а; и 6 одни и тс жс прн соответствующем разбиении по осям 9 и 1. Последнее обстоятельство позволяет иметь минимальный объем памяти при формировании р.Устройство работает следующим образом.Импульсы входных частот Р г и 1 поступают ня Входы ко)уттор)1 2 и блок;1срдВне 1 ия 1, рс)1;изОВаннОГО нг 1 ОснОВе дстогно-имнульснОГО выпитаОще)о устройстваСО зпакОВым триГГсром и сг 1 уж)Цс 0 идл 51 формирования признаков: 11 р если Р. ) 1и ПР. 1, если акта. ( РКоммутатор 2 в соответствии с упрдляк)щнми сигналами бгц)ка сра)пения 1 обеспечивает подключение чдсгот Г, и 1 на хо,гь и)11 ерпо;)5)тор 1 3 1 1)гОкд д 011)сдс;с)И 511)псрвдла.Блок 5 представляет собой частотно-нмнульспую систему следящего уравновешивания и служит для формировдш)я кода, пропорционального вспомогательному аргументуили т,1Лсшнфрд)ор 6 в соосстьии с прш)ятымрдзбпснпсм оси вспомогательного аргумента (рдпомсрным нлн неравномерным) управля)ыооркой нз Ог)ок;1 ндм 5)ти 4 напряжений,которые подкл)очаются соответственно на кодовые входы пнтерполяторд 3, обеспечивая моделирование первого и второго слагаемых в шяражсннях (3). 11 д выходе интерполятора 3 формируется резульИру)0 цдя частота О и .р,г: Кдк показали расчет 1, для обеспеченияМСГОдНЧССКОй НОГрСШНОСтн, раНОй 0,1 О)ов, трЕ- буется при неравномерном разбиении оси 15 н )н 1 ВсеГО 6 учдстко гн)прокснмации и, следовг)тсгшо, хранение в памяти 12 - и парамегро, я при равномерном разбиении - 8 1 г 1)стк)в н 1 б н;)рдмстро.",) стройсто дляычнслсния модуля вектора, содержащее блок гнрсдслсния интервао 5 лов, ыход которого через последовательносоедпнс)шые дсшнфратор и блок памяти соединен с первы входом пнтсрполятора, выход которого подключен кыходу устройства, от.)иаюи 1 сес)1 тем, что, с целью повышения точности, Оно содсржнг кг)мху)втор и блок ср)1 нснн 51, Входы 1 ОторОГО сосдпнсны с Входдмн коммутатора и входами устройства, а выход нодкгночеи к управляющему входу ком)утдгора, ыходы которого соединены с 35 входами ннтерполяторя и олока определенияинтерало.