Цифровой фазовый детектор

СОЮЗ СОВЕТСКИХсоцИАлистическихРЕСПУБЛИК А ОПИСАНИЕ ИЗОБРЕТ ВИДЕТ ЕЛЬ СТ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРпо делАм изОБРетений и отнРытий(71) Научно-производственное объединение "Сибцветметавтоматика" и Красноярский политехнический институт(56) 1. Авторское свидетельство СССРУ 773517, кл. Я 01 К 25/08, 1978.2. Патент Франции В 2417116,кл. Я 01 К 25/00; С 01 С 21/04, 1979,(54)(5) ЦИФРОВОЙ ФАЗОВЫЙ ДЕТЕКТОР,сод 4 ржашнй ограничитель, первый и второй логические элементы, первыйи второй счетчики, цифровой процессор,последовательно соединенные генератор,первый и второй делители частоты иэталонный счетчик, блок памяти, при-,зв 6 01 й 25/ОО 01 й 25 0 чем выходы второго делителя частотысоединены с блоком памятипервьйвходы первого и второго логическихэлементов соединены с ограничителем,выходы логических элементов соединенсоответственно с.входами управленияпервого и второго счетчиков, выходыкоторых подключены к циФровому процесору, о т л и ч а ю щ и й с я тем,что, с целью расширения диапазонарабочих частот и повышения точности,в него введен коммутатор, причемвыходы коммутатора соединены с вторыми входами первого и второго логических элементов, первые входыкоммутатора подключены к эталонномусчетчику, а вторые входык блокупамяти, выход генератора импульсовсоединен с входами первого и второгосчетчиков,1 1118Изобретение относится к измерительной технике и может быть использовано для измерения фазового сдвигасигналов в широком динамическом ичастотном диапазоне.Известен измеритель сдвига фазэлектрических сигналов, содержащийдва ключа, соединенных с входомн выходом формирователя сигнала ортогонального опорному, выходы ключейсоединены с интеграторами, подключенными к вычислителю, соединенномус регистратором 11.Однако известное устройство имеетбольшую погрешность измерения фазовых15сдвигов за счет использования аналоговых интеграторов и вычислителя.Известен также цифровой фазовыйдетектор, содержащий ограничитель,подключенный к первым входам первогои второго логических элементов, первый и второй измерительные счетчики.соединенные с цифровым процессором,блок памяти, последовательно соеди. -ненные генератор, первый (программный) и второй (фиксированный)делители частоты и эталонный счетчик, выходы которого соединены свторыми входами первого и второгологических элементов,.выходы логи-ческих элементов соединены соответственно с входами управления первого и второго измерительных счетчиков, другие входы которых подключены к выходу первого делителя частоты, входы управления первого дели- З 5теля частоты соединены с блоком памяти, входы которого подключенык второму делителю частоты 2 .Недостатки данного фазового детектора заключаются в узком диапазоне рабочих частот, ограниченномсверху максимально возможной скоростью управления коэффициентом деления первого делителя частоты,и низкой точности измерения фазовых сдвигов, обусловленной изменением в широких пределах частотысчетных импульсов, поступающих насчетчики.Цель изобретения - расширение 50диапазона рабочих частот и повышение точности измерения фазовогосдвига.Указанная цель достигается тем,что в цифровой фазовый детектор, сэдержащий ограничитель, первый и т.орой логические элементы, первыйи втррой счетчики, цифровой про. 933 2 цессор, последовательно соединенные генератор, первый н второй делители частоты и эталонный счетчик, блок памяти, причем выходы второго делителя частоты соединены с блоком памяти, первые входы первого и второго логических элементов соединены с , ограничителем; выходы логических элементов соединены соответственно с входами управления первого и второго счетчиков, выходы которых .подключены к цифровому процессору, введен коммутатор, причем выходы коммутатора соединены с вторыми входами первого и второго ,логических элементов, первые входы коммутатора подключены к эталонному счетчику, а вторые входы - к блоку памяти, выход генератора импульсов соединен с вход.ми первого и второго счетчиков.Использование коммутатора, управляемого блоком памяти, позволяет расширить диапазон рабочих частот и повысить точность измерения, поскольку исключается процесс управления коэффициентом деления первого делителя частоты, а частота счетнйх импульсов, поступающих на измерительные счетчики, остается постоянной и равной частоте генератора импульсов.На чертеже приведена структурная схема цифрового фазового детектора.Устройство содержит ограничитель 1, соединенный с первыми входами первого 2 и второго 3 логических элементов, первый 4 и второй 5 счетчики, соединенные с цифровым процессором 6, последовательно соединенные генератор 7, первый 8 и второй 9 делители частоты, эталонный счетчик 10, коммутатор 11, блок памяти 12.Устройство работает следующим образом.Ограничитель 1 преобразует входной сигнал известной частоты в прямоугольные импульсы, поступающие на логические элементы 2 и 3. С выхода коммутатора 11 два прямоугольных эталонных колебания известной частоты, равной частоте входного сигнала, перемножаютсяв логических элементах 2 и 3 с прямоугольными импульсами входного сигнала, причем первое колебание поступает на логический элемент 2, второе, сдвинутое на 90 относительно первого,5 а 1118933 30 Составитель В, убинРедактор А, Гулько Техред С,Мигунова Корректор В.Гирняк Заказ 7445/32 Тираж 710 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д. 4/5Филиал ППП -Патент", г. Ужгород, ул. Проектная, 4 Так, в простейшем случае прип=2 погрешность измерения уменьшаетсяна порядок и составляет менее 0,5по сравнению с исходной,В качестве логических элементов 52 и 3 могут применяться элементыИСКЛЮЧАЮЩЕЕ ИЛИ, обеспечивающиелогическое умножение входных сигналов.При практической реализации фа-,зового детектора счетчики 4 и 5 могут быть выполнены ввиде реверсивных или в виде сумьярующих счетчиков.В случае применения реверсивных счетчиков 4 и 5 сигналы с выходов логических элементов 2 и 3 управляют рережимом счета, т.е. в моменты совпадения полярностей входных импульсовлогических элементов 2 и 3 реверсивныесчетчики работают на суммирование,при несовпадении полярностей входных импульсов логических элементов2 и 3 - на внчйтание, При использовании суммирующих счетчиков 4 и 5в моменты сбвпадения полярностейвходных импульсов логических элементов 2 и 3 счетчики 4 и 5 суммируютимпульсы, поступающие от генератора.7, при несовпадении полярностейвходных импульсов логических элементов 2 и 3 - не считают. Для вычисления Фазового сдвига ( в этом случае в цифровом процессоре 6) результаты, полученные за такт измеренияв счетчиках 4 и 5 центрируются,35т.е. из этих результатов вычитаютсяпоправки, равные половине известного количества импульсов генератора 7 заизмерительный такт, и берется функцияарктангенса полученных величин,Таким образом, систематическиепогрешности измерения Фазового сдвигаизвестного устройства и предлагаемогоцифрового фазового детектора соизмеримы, однако по диапазону рабочих час-тот и точности измерения (погрешности квантования) предлагаемое устройство превосходит известное,Поскольку в прототипе частота квантования уменьшается дискретно в 4 раза в течение периода измеряемой частоты от величины 1,024 МГц, тогдапогрешность квантования (погрешностьпреобразования интервала времени вколичестве импульсов), определяемаявыражениемо360 .Ркь+ р - рИ 1где = - частота измеряемого сигнала;- частота квантования, подаваемая на счетчики 4 и 5, увеличивается в 4 раза, В предлагаемомустройстве частота квантования поступает на счетчики 4 и 5 непосредственно и не изменяется в течение периодаизмеряемой частоты, погрешность кван 9тования минимальная.и определяетсячастотой ХДля расшйрения диапазона рабочихчастот изобретения в сторону верхнихчастот необходимо увеличить частотугенератора 7. для обеспечения необходимой точности измерения фазовогосдвига согласно (4).