Устройство обнаружения адресного кода

(и) 471675 Союз Советска Социалистических Республик)М Государственный комите Совета Министров ССао делам изебретеиии открытий 21.376.3(088,8) Дата опубликования сания 02,09,72) Авторы изобретени(71) Заявител ОЙСТВО ОБНАРУЖЕНИЯ АДРЕСНОГО КОД Изобретение относится к телефонии, в частности является составной частью приемника асинхронно-адресной системы связи с частотно- временным кодированием.Известно устройство обнаружения адресного кода, состоящее из и каналов, каждый из которых содержит последовательно соединенные перемножитель, управляемый гетеродином опорного сигнала, интегратор, детектор огибающей и пороговый блок, к управляющему входу которого подключен блок формирования порога срабатьввания,В известном устройстве из-за наличия внутрисистемных помех искажаются полезные сигналы, что ухудшает нормальную работу приемника асинхронно-адресной системы связи с частотно-временным кодированием, и, в частности, работу устройства обнаружения адресного кода,Цель изобретения - повышение помехоустойчивости устройства.Это достигается тем, что между входом перемножителя и дополнительным входом блока формирования порога срабатывания включены последовательно соединенные измеритель интервала перекрытия полезного и мешающего импульсов, к управляющему входу которого подключен дополнительный выход гетеродина опорного сигнала, и формирователь управляющего напряжения. 2На чертеже представлена функциональнаясхема предлагаемого устройства обнаружения адресного кодаУстройство содержит общий усилитель 1 вы сокой частоты, устройство 2 преобразованияи разделения входного сигнала, перемножители 31 - 3, интеграторы 4, - 4 детекторы 51 - 5 огибающих, пороговые блоки 61 - б гетеродины 71 - 7 опорных сигналов, измери- О тели 8 - 8 интегралов перекрытия полезногои мешающего импульсов, формирователи 91 -- 9 управляющих напряжений, блоки 10, - 10 формирования порогов срабатывания, выходы 11, - 11 на декодирующпе блоки приемников, 5 входы 121 - 12 гетеродинов , - 7 опорныхсигналов, на которые поступают синхронизирующие импульсы из декодирующих блоков приемника.Устройство работает следующим образом, о Принятое колебание после усиления общимусилителем 1 высокой частоты и преобразования и разделения входного сигнала устройством 2 поступает на п частотных каналов устройства обнаружения адресного кода. В каж дом частотном канале в момент прихода полезного импульса происходит перемнокение входного и опорного сигналов в перемнокителях 3 - 3, затем интегрирование в интеграторах 4, - 4 и выделение огибающей выходного О напряжения детекторами 51 - 5, Это обеспе471675 Первый частотиюй какал Составитель С, Лунинская Реда. Мо 72 ираж 740 Подписное нпогра ип, пр, Сапунова, 2 чивается тем, что гетеродины 71 - 7 опорных сигналов открываются стробирущим импульсом из декодирующего устройства приемника только на время прихода полезного сигнала,Напряжение огибающей поступает на пороговые блоки 6 - 6 и при наличии полезного импульса должно превысить порог срабатывания, фиксируя его наличие,При подавлении полезного импульса мешающим, напряжение огибающей уменьшается и может оказаться ниже порога срабатывания, в результате чего произойдет пропадание полезного импульса, Чтобы не допустить этого, в каждом канале, предусмотрена регулировка порога срабатывания, состоящая из последовательно соединенных измерителя 8, - 8 интервалов перекрытия полезного и мешающего импульсов и формирователя 91 - 9 управляющего напряжения, воздействующих на блоки 10 - 10 формирования порогов срабатывания. В результате при подавлении полезного импульса импульсом мешающих одновременно с уменьшением напряжения огибающей уменьшается и порог срабатывания, что позволяетфиксировать наличие подавленного рабочегоимпульса. 5 Предмет изобретения Устройство обнаружения адресного кода,состоящее из и каналов, каждый из которыхсодержит последовательно соединенные пере 10 множитель, управляемый гетеродином опорного сигнала, интегратор, детектор огибающейи пороговый блок, к управляющему входу которого подключен блок формирования порогасрабатывания, о т л и ч а ю щ е е с я тем, что,15 с целью повышения помехоустойчивости, между входом перемножителя и дополнительнымвходом блока формирования порога срабатывания включены последовательно соединенные измеритель интервала перекрытия полез.20 ного и мешающего импульсов, к управляющему входу которого подключен дополнительныйвыход гетеродина опорного сигнала, и формирователь управляющего напряжения,