Многоканальное устройство для формирования импульсных последовательностей

.З.Корытнь польэа ва 1 интер льство СССР3/84,29,01.82 ало Ф Я ОСУДАРСТВЕНКЫЙ КОМИТЕТ СССР лс в,.1 л" г-РЕТЕНИЙ И ОТНРЬТИИ К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авто 11 1077539 9. 90713/22.87Очеретяный,тенков373.4(088.8рское свилакл. Н 031443745 1 НОГОКА 11 АЛЬНОЕ УСТРОЙСТВО ДЛЯРОВАНИЯ КИПУПЬСНЫХ ПОСЛЕДОВАОСТЕЙ обретение может быть для управления време лами тестовых и синх следовательностей си1 Составитель Ю.Сибиряк Редактор ТЗубкова Техред И. Ходанич Корректор З.ЛанчаковаЗаказ 3329, Тираж бб 4 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Иосква, Ж, Раушская наб., д. 4/5 ца 3 ев ее Г Производственно-полиграфическое .предприятие, г. Ужгород, ул. Проектная, 417, 34 типлексор, управляемую линию задержки, причем первый выход сумматора соединен с первцми входами первого и второго О-триггеров, первый выход оперативного запомиНающего устрой, ства соединен с первым входом сумматора, второй выход оперативного заломинающего устройства соединен с первыми входами первого и второго счетчиков импульсов, вторые входы которых объединены, выходы первого и второго счетчиков импульсов соответственно соединены с первыми входами третьего и четвертого Р-триггеров и первого и второго элементов ИПИ-НЕ, вторые входы которых соединены соответственно с первыми выходами первого и второго Р-триггеров, вторые выходы которых соединены соответственно с первыми входами третьего и четвертого элементов ИЛИ-НЕ, вторые входы которых соединены соответственно с выходами третьего и четвертого Р"триггеров, вторые входы которых объединены и соединены с вторыми входами первого, второго счетчиков импульсов, с первым входам блока тактируемай задержки и с . первым входам канала формирования, выход первого элемента 11 ЛИ-НЕ соединен с первыми входами первого элемента ИЛИ и - пятого элемента ИЛИЕ, выход третьего элемента ИЛИЕ соединен с вторыми входами первого элемента ИЛИ и пятого элемента ИЛИ-.11 Е, выход второго элемента ИЛИ-НЕ соединен с первым входом второго элемента ИЛИ и третьим входом пятого элемента ИЛИ-НЕ, выход четвертого элемента ИЛИ-НЕ соединен с четвертым 1 входом пятого элемента ИЛИ-НЕ и вта 443745 18рым входом второго элемента ИЛИ,второй вход первого Р-триггера соединенс третьим входом первого счетчикаимпульсов, с четвертым входам канала5тформирования и с первым входом первого регистра, второй вход которогоф соединен с вторым выходом сумматораи с первым входом второго регистра,выходы которого соединены с. первымивходами мультиплексора, вторые входыкоторого соединены с выходами первого регистра, а третий и четвертыйвходы соединены соответственно с выходами первого и второго элементовИЛИ, выход мультиплексора соединенс первым входом оперативного запоминающего устройства калибровочныхкодов, выход которого соединен с первым входом управляемой линией задержки, второй вход которой соединен свыходом блока тактируемай задержки,второй вход которого соединен с выходом пятого элемента ИЛИ-НЕ, второй вход второго Р-триггера соединенс третьим входом второго счетчикаимпульсов, с пятым входом каналаформирования и с вторым входом второго регистра, третий вход которого соединен с третьим входом первогорегистра и с третьим выходам операративнага запоминающего устройства,первый вход которого соединен с вторым входам оперативного запоминающего устройства калибровочных кодов и с вторым входом канала формирования, второй вход оперативногозапоминающего устройства соединенс шестым входом канала формирования,40а второй вход сумматора являетсятретьим входом канала формирования,1443745 в автоматизированных комплексах Функционального и параметрического Контроля интегральных схем, Цель изо" бретеиия - повьппенете быстродействия и точности Формирования временных еентервапов. Повьппение точности формттроваттия временных ееитервалов до- стигается за счет введения оперативного запоминающего устройства 2 1 калибровочных кодов, информация в ко. торое записывается на этапе калибров" ки управттяемой линии 1 задержки. Таким образом устраняется ошибка задаттия времени задержки управляемой линиейзадержки в зависимости от управляющего кода, который подается на адресный вход оперативного запо-, минающего устройства 21 калибровочных кодов с выхода регистра 11 через блок 20 элементов ИЛИ, В режиме калибровки управление оперативным запоИзобретение относится к измерительной и вычислительной технике иможет быть использопатто для управления временцыми итттерваламитестовыхи ситтхронттэирующе.х последовательностей сигналотз в автоматттэиропа 1 тттьтхкомплексах функционального и параметрического контроля БИС ОЗУ и БИСмикропроцессоров, а также в качестве системы ситтхропиэацци быстродействующих ЗВИ,Целью изобретения .ттплиется повышешы быстрсдейстппя н то:.цости формирования Преметптьтх интерпалов.Па чертеже приведена функциональная схема предлагаемого устройства.Кттогоканальное устройство для Фор"мирования импульсных последовательностей содержит упраштяемую лшцттозадержки (УЛЗ) 1, генератор 2 опорной кварцевой частоты ключ 3, программируемый делитель 4 частоты,счетчик 5 импульсов, П-триггер 6,блок 7 управления, оперативное эапомцттающее устройство (ОЗУ) 8, сумматор 9, регистры 10, 11, элементыИЛИ 12, 13, счетный триггер 14, регистры 15, 16, .7, линию эадержт(и(ЛЗ) 18, 0-третггер 19, блок элеменминающим устройством 21 калибровочных кодов осуществляется с выхода регистра 5. Режим работы устройства задается с помощью блока 22 выбора режима, Повьппение быстродействия устройства в режиме управления в реаль ном масштабе времени достигается эа счет введения регистров 16, 17, Синхронизация записи информации в регистр 16 осуществляется с выхода 26 синхронизации, а в регистр 11 - с выхода 0-триггера 6. Устройство содержит также генератор 2 опорной кварцевой частоты, ключ 3, програмйируемьпЪ делитель 4 частоты, счетчик 5 импульсов, блок 7 управлетпя, оперативное запоминающее устройст во 8, сумматор 9, регистр 10, элементы ИЛИ 12, 13, линию 18 задержки, О-триггер 19; каналы 23 Формированияю 1 залпе ф льту 1 ила тов ИЛИ 20, оперативное запоииттающее устройство (ОЗУ) 21 калибровочных кодоп, блок 22 выбора режима,каналы 23 формирования, адресную,шину 24 информационную шину 25 выходы 26, 27 синхронизации.Выхоп генеоатооа 2 опорной квар-цевой частоты через ключ 3 соединен 1 О с входом программируемого делителя4 частоты, выход которого соединенс входами синхронизации счетчика 5етмпульсоп, О-триггеров 6 и 19 и цер-,вым входом каждого каттатта 23 формирования, Выход счетчика 5 импульсовсоединен с иттформаттионттьптн входами0-триггеров 6 и 19, первцмц входамиэлемецтов ИЛИ 12, 13 и входом счетного триггера 14, прямой и ицверс ный выходы которого соединены соответственно с вторым входом элемец -та ИЛИ 12 и вторым входом элементаИЛИ 13. Выходы элементов ИЛИ 12 и13 соединены соответственно с чет вертым и пятым входами каждого канала 23 Формирования, Прямой выход0-третггера 6 соединен с входом управления счетчика 5 импульсов. Инверсный выход 0-триггера 6 соединенс входами записи регистров 1 О, 11 и3 - 14через ЛЗ 18 с входом записи регистра 11, а также с выходом 27 синхронизации устройства. Выход регистра 10 соединен с первым входомсумматора 9, второй вход которогосоединен с выходами младших разрядов ОЗУ 8, Выход регистра 10 соединен тактике с информационным входомрегистра 11 и третьим входом каждого канала 23 формирования. Выход переполнения сумматора 9 соединен свходом управления блока 7 управления, вход которого соединен с выходом старших разрядов ОЗУ 8, а выход - с информационными входами счетчика 5 импульсов, Информационныевходы ОЗУ 8, ключа 3, программируемого делителя 4 частоты, ОЗУ 21,регистра 15, блока 22 выбора режимаи второй вход каждого канала 23 формирования соединены с информационной шиной 25 устройства. Адреснаяшина 24 устройства через регистры16, 17 и блок 22 выбора режима соединена с адресным входом ОЗУ 8 ишестым входом каждого канала 23 Формирования. Выходы регистров 11 и 15через блок элементов ИЛИ 20 соединены с адресными входами ОЗУ 21 калибровочных кодов, выходы которогосоединены с входами управления УЛЗвход которой соединен с выходом0-триггера 19, а выход - с выходом26 синхронизации и с входом записирегистра 16,Каждьй канал 23 Формирования содержит сумматор 28, 0-триггеры 29,30, ОЗУ 31, счеччики 32, 33 импульсов, 0-триггеры 34, 35, элементыИЛИ-НЕ 36-39, блок 40 тактируемойзадержки, элементы ИЛИ 41,42, элемент ИЛИ-НЕ 43, регистры 44, 45,мультиплексор 46, ОЗУ 47 калибровочных кодов, УЛЗ 48, а также вы. ход 49.Выход старших разрядов ОЗУ 31соединен с информационными входамисчетчиков 32, 13 импульсов, а выход. первои группы младших разрядовс первым входом сумматора 28, второй вход которого является третьимвходом канала 23. Выход сумматора28 соединен с входами регистров44 и 45, е. его выход перекоса соединен с информационными входами0-триггеров 29 и 30, Выход счетчика 32 импульсов соединен с информационным входом 0-триггера 34 и пер 5 10 5 20 25 30 35 40 45 50 55 вым входом элемента. ИЛИ"НЕ 36. Прямой и инверсный выходы 0-триггера29 соединены соответственно с вто.рым входом элемента ИЛИ-НЕ 36 и первым входом элемента ИЗБ"НЕ 38, свторым входом которого соединен вы-.ход. 0-триггера 34, Выход счетчика33 импульсов соединен с информационным входом 0-триггера 35 и первым входом элемента ИЛИ-НЕ 37,. Пря-.мой и инверсный выходы Р-триггера30 соединены соответственно с вторым входом элемента ИЛИ-НЕ 37 и первым входом элемента ИЛИ-НЕ 39, второй вход которого соединен с выходом 0-триггера 35.Выходы элементов ИЛИ-НЕ 36 и 38соединены с входами элемента ИЛИ 41и входами элемента ИЛИ-НЕ 43. Выходы элементов ИЛИ-НЕ 37 и 39 соединены с входами элемента ИЛИ 42 ивходами элемента ИЛИ-НЕ 43. Выходэлемента ИЛИ-НЕ 43 соединен с информационным входом блока 40 тактируемой задержки, вход синхронизациикоторого соединен с входами синхронизации Р-,триггеров 34, 35, счетчиков 32, 33.импульсов и с первым входом канала 23 формирования. Выходыэлементов ИЛИ 41 и 42 соединены свходами управления мультиплексора46, информационные входы которого соединены с выходами регистров 44 и 45.Выход мультиплексора 46 соединен садресными входамп ОЗУ 47 калибровочных кодов, информационный вход которого соединен с информационным входом ОЗУ 31 и с вторым входом канала23 Формирования,Выходы ОЗУ 47 калибровочных кодов соединены с входами управленияУЛЗ 48, выход которой является выходом канала 23, Вход записи регистра44 соединен с входом синхронизации0-триггера 29, входом управлениясчетчика 32 импульсов и четвертымвходомканала 23 Формирования. Входзаписи регистра 45 соединен с входомсинхронизации 0-триггера 30, входомуправления счетчика 33 импульсов ипятью входом канала 23 формирования.Первые информационные входы реглст"ров 44 и 45 объединены между собойи соединены с информационным выходом сумматора 28. Вторые информационйые входы регистров 44 и 45 объеди-,нены между собой и соединены с третьим выходом ОЗУ 31 этот выход явзначение параметра.В начальный момент времени счетчик импульсов 5, регистры 10, 11,16, 17; счетньй триггер 14 и Р-триггеры 19, 29, 30, 34, 35 приводятся нн нулевое состояние, Р-триггер 6 исчетчики 32, 33 импульсов приводятсяв единичное состояние.30 На этапе подготонки устройствак работе н ОЗУ 8 и 31 заносятся кодытребуемых значений соответственнопериода следования сигналов на выходах 26, 27 синхронизации устройства З 5 и взаимной задержки сигналов на выходах 49 каналов Формирования 23.При подаче команды по информационной шине 25 ключ 3 разоешает прохож -дение сигналов опорной частоты,с вы хода генератора 2 опорной кварцевойчастоты на вход программируемого делителя 4 частоты. С выхода делителя4 частоты сигналы беэ деления илиделенные в определенном соотношении(в зависимости от упранления поинформационной шине 25) поступаютнепрерывной последовательностью навходы синхронизации счетчика 5 импульсов, Р-триггеров 6 и 19, а так же на входы синхронизации счетчиков32, 33 импульсов, Р-триггеров 34,35 и блока 40 тактируемой задержкикаждого иэ каналов 23 формирования,Уровень сигнала Логический О 55поступая с прямого выхода Р-триггера 6 на вход управления счетчика 5импульсов, разрешает режим занесения информации в этот счетчик, а еди аничный уровень разрешает режим сче 3 МТ - 8 2 где 8 - дискретность управления соответствующего, временного параметра импульсной последовательности;и - разрядность кода, с использованием которого осуществляется управленце соответствующей УЛЗ (разрядность регистров 11, 4445),Например, если Б .= 1,25 нс и разрядность кода поступающего с ОЗУ 8 на сумматор 9, равна 3, то Т = 1,25 х х 2 = 10 нс.3При выбранном значении Т и заданной разрядности соответствующего кода управления в соответствии с ТбЩБ 2 требуемая дискретность программного управления определяется зависимостью Ксли в рассмотренном вьппе примере с выходов ОЗУ 31 на входы сумматора 28 и регистров 44, 45 считывается пятиразрядный код, то Я 3 "03125 нс,10 Я 2 ф.Весовые коэффициенты разрядов кодов, поступающих на входы сумматора .28 каналов 23 формирования с соответствующих выходов ОЗУ 31 и с выхода регистра 1 О, должны совпадать. При 5 1443745 6Зу выполнении соотношения Те = Б 2 31)а Адресные вМод ОЗУ 31 соединен весовые коэФфициенты разрядов кодов, сшестым входом канала 23 формиро- считываемых с соответствующего ОЗУ, вания. определяются эанисимостью5Устройство работает следующим образом аф 1 яЗначение .периода Тб генератора 2лныбирается в соответствии с требуе- где с - несоной коэффициент -го Мой дискретностью я программного 10 РазРяда кода (рассматривается управ- управления периодом следования сиг- ление с использованием двоичного коналов на выходе 26 синхронизации ивыходов 49 каналов 23 дискретностью Сам код, заносимый в соотнетству программного управления взаимющее ОЗУ, определяется эанисимостью нойзадержкой сигналов на выходах кал 3 налов 23 Формирования, а также раз"рядностью кодов, снимаемых,с младшихразрядов ОЗУ 8,и 31 с использонани- где Я - аносизанОсимый в соответствии ем которых осуществляется управление с 1-м значением парамет- .УЛЗ 1 и 48, 20 ра управляющий код;В общем виде значение Тб определя-е программно задаваемое ется следующей зависимостью- время срабатывании регистра 17;- задержка распространениясигналов в блоке 22; - время выборки информациипри изменений адреса изОЗУ 8:в .задержка распространениясигналов в блоке 7 управления; 9счетчиком 5 импульсов очередного временного интервала.Значение задержки на ЛЗ 18 выби" рвется таким образом, что суммарная задержка раслространеиия сигналов через ЛЗ 18, регистр 11, блок элементов ИЛИ 20 и времени выборки ОЗУ 21 была бы не менее суммы собственНой задержки УЛЗ 1 и максимальной из программно задаваемых на этой же УЛЗ.Код с гыхода регистра 11 через , блок элементов ИЛИ 20 (при наличии нулевого кода на выходе регистра 15) поступает на адресные входы ОЗУ 21, на выходе которого считывается управляющий код УЛЗ 1, Воэ- можность занесения в ОЗУ 21 на этапе калибровки требуемых кодов позволяет учесть возможную нелинейность закона управлеыия УЛЗ 1 в зависимости от управляющего кода, Органиэация адресного управления ОЗУ 8 и 31 через промежуточные регистры 16 Й 17 при синхронизации записи в первый иэ них с выхода 26 синхронизации устройства, а во второй - с выхода В-триггера 6.позволяет существенно повысить быстродействие устройства в режиме управления в реальном масштабе времени.Условиями, определяющими. минимальный период следования сигналов, будут следующие:а) к моменту занесения информации в двоичный счетчик 5 в начале очередного цикла формирования периода следования сигналов необходимо, чтобы на его информационных входах установился управляющий код, определяемый изменением,состояния ОЗУ В (в зависимости от изменения его адресного управления), сумматора 9 .и блока 7 управления, т.е.3745 10т,ь - минимальное время подго"с.втонки информационных входов счетчика,5 по отноше-нию к входу синхронизации.Используя ту же элементную базу,что и в прототипе, в также применяярегистры 16 и 17, реализованные натриггерах микросхем 1500 серии 10 (С .=, 1,5 нс), имеем Тмин Ь) Ъ 1,5+ 1,5+ 10++ 3,5 + 3,520 нс; б) для осуществления надежной записи очередного кода адресного управления в. регистр 16 необходимо выпол- нение 201 б где с, - собственная задержка УЛЗ 1;1- максимальное задаваемоедпрограммно на УЛЗ 1 значение задержки;1 б- минимальное время подгос-итовки регистра 16 по информационным входам относительно входа синхронизации.Поэтому 30 Тмий Ь)8,5 + 10,0 + 1,0=19,5 нс. Минимальный период работы устройства в реальном масштабе времени определяется иэ условияТ Ь) В макс Тм Ь),45Очевидно, что в рассматриваемомпримере Т= 20 нс, т.е. быстродействие устройства практически вдва раза более высокое чем у прототипа.Сигналы отрицательной полярностидлительностью Т , образующиеся наофвыходе счетчика 5 импульсов, поступают на счетный триггер 14 н элементы ИЛИ 12 и 13. Переключаясь, счет.б 5 ный триггер 14 определяет очередностьпоступления сигналов с выхода счетчика 5 импульсов через элементы ИЛИ12, 13 на входы управления соответ 14437451 О 15 20 25 та ца вычитание, Занесение информации в счетчик 5 и счетчики 32 и 33кацапов 23. осуществляется сигналом,поступающим на вход синхронизацииэтих счетчиков, при наличии уровня логического "О на их входе управлеция, С приходом первого сигнала с выхода делителя 4 частоты навход синхронизации Р-триггера 6 осуществлягтсл его переход из начального состояния логической 1" напрямом выходе в состояние логическогоО , так как в этот моментвремени на его Р-вход поступает уровень логического "О" с выхода счетчика 5 импульсов. С приходом второго сигнала опорной частоты осущес 1 влцется зацсссцие в счетчик 5импульсов кода с выхода блокаР-триггер 6 прц этом переходит всостояние логической 1 ца прямомвыходе. Таким образом, ца прямом выходе Р-триггера 6 образуется сигналотрицательной полярности, а ца инверсном выходе - сигнал положительной полярности длительностью Т,который поступает ца вход занесениярегистра 10 и заносит в этот регистркод, поступаюьлий с выхода сумматора9, а также через ЛЗ 18 поступает цавход занесения регистра 11.На выходе Р-триггера 19, ицформаццоццый вход которого соедццец с выходом счетчика 5 импульсов, вырабатывается такой же сигнал, как и ца прямом выходе Р-триггера 6. С выходаР-триггера 19 сигнал поступает цавход УЛЭ 1, ца которой задерживаетсяца время, определяемое кодом, поступающим на ее входы управления с выходов ОЗУ 21.С приходом второго сигнала на вход синхронизации счетчика 5 происходит занесение информации с выхода блока 7 управления в этот счетчик. Блок 7в зависимости от управляющего воздействия, поступавшего с выхода переноса сумматора 9, реализует две Функции: при наличии на входе управле" ция уровня логической "1" (нри наличии переноса на выходе сумматора 9) реализуется Функция Г = А - 1, приц иналичии уровня логического О функция Г = А - 2, где А - код, па" ступающий с выходов старших разрядов ОЗУ 8. на первый вход блока 7.В начальный момент времени перенос иа выходе сумматора 9 отсутствует так как на ега вторые входы подается нулевой кад с выхода регистра 1 О, Поэтому блоком 7 реализуется функция Г . Код,считываемый с ОЗУ В,определяется состоянием регистров 16 и 17 и выбранным режимам работы блока 22.В зависимости ат управления, поступающего по информационной шине 25, блок 22 пропускает на адресные входы ОЗУ 8 либо коды с выхода регистра 17, либо коды той же разрядности, но заносимые па информационной шине 25 в блок 22. Режиму рабаты устройства при управлении в реальном масштабе времени соответствует первый из этих режимов работы блока 22, а второй режим используется при загрузке ОЭУ 8 и 31 по информационной шине 25.Начинал с третьего сигнала опорной частоты на входе синхронизации счетчик 5 импульсов начинает счет ца вычитание, продолжающийся до мо" мента, пока счетчик не обцулится, цри этом ца выходе счетчика устанав" ливается уровень логического "О", которьп через такт устанавливается навь 1 ходе Р-триггера 6. К этому моментувремени на выходах ОЗУ 8 и ОЗУ 31каналов Формцровацил 23 устаиавливаютсл за счет управления по адресным входам колы, определяющие соответственно значение второго периода 35следования сигналов и значения взаимной задержки сигналов на выходах49 каналов 23 Формирования.При наличии уровня "Оц ца входе 40управленця счетчика 5 импульсов осуществляется его загрузка кодом, с выхода блока 7. Р-триггер 19 в этомже такте переходит в уровень логической ц 1" на прямом выходе, а сиг"нал с его выхода поступает на вход 45,УЛЗ 1 и задерживается на время, кратное дискретности программного уп-равления периодом следования сигналов на выходах устройства и пропорциональное управляющему коду, посту"пающему с выхода регистра 11.С выхода УЛЗ 1 сигнал выдаетсяна выход 27 синхронизации устройства, а также на вход записи регистра 16, производя запись кода адрес- ,55 ного управления в этот регистр нтем самым подготавливая перезаписьэтого када в регистр 17 которая осуществляется при окончании отсчета443745 12 1ственно счетчиков 32, 33 импульсовканалов 23 формирования. С выходаэлемента ИЛИ 12 сигнал длительностью Т, нулевым уровнем поступаетна вход управления счетчика 32 импульсов, на вход занесения регист"ра 44 и вход синхронизации П-триггера 29 каждого канала 23, а с выхода элемента ИЛИ 13 в следующем периоде следования сигналов - на входуправления счетчика импульсов 33, навход занесения регистра 45 и входсинхронизации 0-триггера 30,На этом заканчивается цикл формирования первого периода следова"ния импульсов на выходах 49 устрой"ства. От момента загрузки кода всчетчик 5 импульсов начинается циклформирования второго периода следования импульсов.1(ак указывалось выше, на входыуправления счетчиков 32 и 33 им-,пульсов сигналы подаются с выходовэлементов ИЛИ 12 и 13. Уровень логического "О" на входах управленияэтих счетчиков разрешает режим занесения кода в соответствующий счетчиксо старших разряцов ОЗУ 31.После установления на входе управления соответствующего счетчика32 и 33 единичного уровня разрешается режим счета на вычитание На выходе счетчиков 32, 33 сигнал выделяется при достижении ими нулевого состояния.Таким образом, после отсчетасчетчиком 5 импульсов первого временного интервала, определяющего составляющую первого периода следо -вания сигналов на выходе 27 синхронизации, кратную значению Т , импульсный сигнал выдается на выходе элемента ИЛИ 12.Импульсный сигнал длительностьюТ положительной полярности, вырабатываемый на инверсном выходе 0-триггера 6, поступает также на вход записи регистра 17, осуществляет перезапись кода в этот регистр с выхода регистра 16. В свою очередь,этот новый код с выхода регистра17 чеоез блок 22 поступает на адресные входы ОЗУ 8,В зависимости от наличия перено"са на выходе переноса сумматора 28О-триггеры 29 и 30 каналов 23 формирования переводятся сигналом по входу синхронизации либо в состояние 5 10 15 20 25 30 35 40 45 50 55 логической "1" при наличии переноса, либо в состояние логического "0" при отсутствии переноса. В зависимости от этого сигнал с выхода счетчика 32 импульсов поступает через первый элемент ИЛИ-НЕ 36 на вход элемента ИЛИ 41. беэ задержки, либо через элемент ИЛИ"НК 38 с задержкой нв один такт, осуществляемой в В-триггер 34.С выходов элементов ИЛИ-НЕ 36, 38 сигналы через элемент ИЛИ-НЕ 43 поступают на информационный вход блока 40 тактируемой задержки. Аналогично сигнал с выхода счетчика 33 в зависимости от состояния 0-триг" гера 30 поступает через элемент ИЛИ-НЕ 37 или 39 на входы элемента ИЛИ 42 и через элемент ИЛИ-НЕ 43 на вход блока 40 тактируемой задержки. Блок 40 тактируемой задержки осу-, ществляет задержку сигнала, постчпающего с выхода элемента ИЛИ-НЕ 43 на время, достаточное для установки требуемого кода на управляющих входах УЛЗ 48. Зто время должно быть не менее времени срабатывания мультиплексора 46 и времени выборки инФормации при смене адреса из ОЗУ 47 вместе взятых.Блок 40 тактируемой задержки осуществляет задержку входного сигнала на время, кратное периоду генератора 2 опорной кварцевой частоты. На УЛЗ 48 сигнал,поступающий с выхода блока 40, задерживается на время, определяемое кодом, поступающим наюее управляющие входы с выхода ОЗУ 47. В свою очередь, адресное управление ОЗУ 47 осуществялется через мультиплексор б кодами с выходои регистров 44 и 45. Если осуществляется задержка сигнала, который соответствует сигналу выработанному на выходе счетчика 32 и прошедшему через элементы ИЛИ-НЕ 36 или 38, 43, блок 40, то мультиплексор 46 подключает к адресным входам ОЗУ 47 выходы регистра 44. Если осуществляется задержка сигнала, выработанного на выходе счетчика 43, подключается регистр 45, УЛЗ 48 осуществляет задержку сигнала на время, определяемое управляющим кодом, считываемым с иладших разрядов ОЗУ 31. Этот код совместно с кодом, поступающим на второй вход сумматора 28, определяет содержимое регистров 44 и 45. Пе 1314реключение мультиплексора 46 осуществляется сигналами, поступающими свыходов элементов ИЛИ 41 и 42.Загрузка счетчйков 32 и 33 производится поочередно один раз эа двапериода следования сигналов на выходе синхронизации 26 устройства.Как указывалось выше, эта очередность задается с использованиемсчетного триггера 14. Это обеспечивает возможность формирования задержки сигналов на выходе 49 кана лов 23 формирования в диапазоне двухпериодов следования сигналов на выходе синхронизации 26 устройства.Таким образом, задержка сигнала,формируемая иа УЛЗ 8 и 48 в текущемцикле работы устройства, определяется тем кодом, который считываетсяс соответствующего ОЗУ 21 или 47 калибровочных кодов. В то же время самсчитываемый с ОЗУ 21 или 47 код определяется кбдом на их адресных входах. При этом задержка, формируемаяна УЛЗ 48, пропорциональна коду, поступающему на адресный вход соответствующего ОЗУ.Содержимое ОЗУ. 21 и 47 определяется на этапе калибровки, котораятакже является процедурой, подготавливающей устройство к работе. Калибровка состоит в определении содержимого ОЗУ 21 и ОЗУ 47. .Содержимое ОЗУ 21 н 47 калибро вочных кодов определяется в следующей последовательности,При определении содержимого ОЗУ21 выбирается режим работ блока 22обеспечивающий неизменное значениеадреса на его выходе. Код, считываемый с ОЭУ 8, должен иметь нулевоезначение в младших разрядах. В этомслучае с выхода регистра 1 О и соот.ветственно регистра 11 выдаетсянулевой код.Состояние адресных входов ОЗУ 21в этом случае опоеделяется с исполь.зованием регистра 15, информация вкоторый заносится по информационнойвине 25. Каждому коду .в регистре 15;костью регистра 11) ставится в соответствие пропорциональное этому значение задержки, формируемой УЛЗ 1.Значение калибровочного кода, заносимого в ОЗУ 21 по адресу, опреде"ляемому содержимым регистра 15, подбирается при измерении взаимной эа 43745 .14дерзки сигналов на выходах 26, 21синхронизации 1%тройства. При этомразрядность ОЗУ 21 определяется толь 5ко конкретной реализацией УЛЗ 1. Этодает возможность более простой реализации УЛЗ 1, например, с меньшей разрядностью. а также с произвольным законом управления задержкой в зависимости от кода упранлення,По тому же принципу производитсяопределение содержимого ОЗУ 47 каждого канала 23 формирования, Приэтом состояние адресных входов ОЗУ31 также. остается неизменным. По данному адресу в ОЗУ 31 заносится инФормация, изменяющая во всех возможных комбинациях состояние выходов младших раэрядон данного ОЗУ,соединенных с входом сумматора 28 нвходами регистров 44 и 45, Каждомукоду в этих разрядах ОЗУ 31 должнасоответствовать определенная задержка, формируемая на УЛЗ 48 и пропорциональная этому. коду, Подбор этойзадержки производится путем подборатребуемого кода управления УЛЗ 48,который заносится н ОЗУ 47 по информационной шине 25 по адресу, задаваемому кодом ла выходе младших разрядов ОЗУ 31. Этот же код присутствует и на выходе регистров 44 н45. Через мультиплексор 46 этоткод поступает на адресные входыОЗУ 47.Калибровочный код, заносимый поданному адресу в ОЗУ 47, определяется лри измерении нэаимной задержки сигналов между выходом синхронизации 28 и выходом 49 устройства,Сформированные на выходах 49каналов 23 формирования сигналы спрограммно заданной задержкой междуканалами и длительностью Т могут45 быть использованы для Формированиясигналов с программно задаваемойдлительностью. Для этого выход оцного иэ каналов 23 подключается к первому плечу формирующего триггера, алюбой другой иэ каналов 23 подключа"ется к второму плечу формирующего, триггера. Подключение выходов каналон 23 к группе формирующих триггеровможет осуществляться с испольэовани-.55 ем универсального коммутатора. Работа устройства в случае, если программируемый делитель 4 частоты вые дает деленную в зависимости от эапро15 20 ЗО 15 14 граммираванцого коэффициента частоту, кратную опорной, поступающей с вьсхада генератора 2 опорной кварце" вой частоты, аналогична описанной. Отличие состоит в том, что в млад"шкх разрядах ОЗУ 8 и 31 программируется нулевая информация. Дискрет,ность программного управления в этом случае равна периоду следования импульсов ца выходе программируемога делителя частоты 4. формула изобретения 1, Многоканальное устройстводля формирования имгсульсньсх последовательностей, содержащее счетныйтриггер, управляемую линию задержки, выход которой является первымвыходом синхронизации устройства,генератор опорной кварцевой частоты, выход которого через ключ соединен с входом программируемого делителя частоты, выход которого соединен с . первым входом счетчика импульсов и с первьссс входом первого Р-триггера, второй вхап которого соединенс выходом счетчика импульсов, апервый выход - с вторым входом счетчика импульсан, третий нхап которога через блок управления соединен спервым выходом оперативцага запоминающего устройства, второй выход каторога подключен к первому входусумматора, первый выход которого через первый регистр соединен са своим вторым входом и первым входом второго регистра, второй вьсх и сумматора саепццец с вторым входам блокауправления, второй вход первогорегистра ссепццец с вторым выходомпервсгс Р-триггера, а также каналыФармирснация, первый вход каждогоцз которых саепицец с выходом праграммируемага делителя частоты, второй вход кажпога канала формированиясоединен с ицфармаиианной шиной устройства, с первым входам оперативнога запоминающего устройства и вторыми входами ключа, и программируемога делителя частоты, а т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и точности формирования временных интервалов, в нега введецы первый, второй элементы ИЛИ, третий, четвертый и пятый регистры, линия задержки, второй П- триггер, блок элементов ИЛИ, опера 43745 6 тивное запоминающее устройство калибровочных кодов, блок выбора режима, причем второй выход первого 50-триггера соединен с. вторым выходом синхронизации устройства и через лиснию задержки - с вторым входом второ го регистра, первый вход которого соединен с третьим входом каждого канала формирования, четвертый и пятый входы каждого из которых соединенысоответственно с выходом первого ивыходом второго элементов ИЛИ, выход второго регистра соединен с первым входом блока элементов ИЛИ, второй вход которого соединен с выходомтретьего регистра, вход которогосоединен с информационной шиной устройства, первьси входом блока выборарежима и первьсьс, входом оперативногозапоминающего устройства калибровочных кодов, второй вход которого соединен с выходом блока элементовИЛИ, а выход - с первым входом упРравляемай линии задержки, второй вхад которой соединен с выходом второго Р-триггера, первый вход которого соединен с выходам счетчика импульсов и входом счетного триггера, первый и второй вьсхадьс которого саедицены соответственна с первыми входами первого и второго элементов ИЛИ, вторые входы которых объединеныи соединены с входом счетного триггера, второй вход второго Р-триггера соединен с первым вхацом счетчика импульсов, выход управляемойс линиизадержки саедццец с первым входомчетвертого регистра, второй вход которого соепицец с ассреснай шиной, а 40.выход - с первым входом пятого ре- .гистра, второй вход которого соединен с вторым выходом первого Р-триггера, а выход - с вторым входом блока выбора режима, выход которого со едицен с вторым входом оперативногозапоминающего устройства и шестымвходом каждс.-о канала формирования.2. Устройство па п.1, а т л и -ч а ю щ е е с я тем, чта канал фор мирования содерюст сумматор, с первого по четвертый Р-триггеры, оперативное запоминающее устройство,первый, второй счетчики импульсов,с первого по пятый элементы ИЛИ-НЕ, 55 блок тактируемой задержки, первый,второй элементы ИЛИ, первый, второйрегистры, оперативное запоминающееустройство калибровочных кодов,муль