Множительно-делительное устройство

с Я 111. ЦйОЕНТ 1 О- "ИзьЧККАМбиблиотека о п и с;хнъ 4 ИЗОБРЕТЕНИЯ Союз советскихСоциалистическихРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 18.07.73 (21) 1945053/18-24 с при ением заявки осударстеенный комитетСовета Министров СССРио делан иэооретенийи открытий(32) ПриоритетОпубликовано 15.04.75. БюллетеньДата опубликования описания 06.08.75 53) УДК 681,33(088,8)(54) МНОЖИТЕЛЬНО-ДЕЛ ИТЕЛЬНОЕ Она с вой эле циональ вой эле одержит интегратор 1, первый ключе- мент 2, элемент запаздывания 3, функный преобразователь 4, второй ключе- мент 5 и запоминающий блок 6.Устройство работает следующим образом.При подаче на вход интегратора 1 напряжения У а на вход функционального преобразователя 4 напряжений У 2, У, происходит интегрирование сигнала У, до момента выработки импульса на выходе преобразователя 4, после чего второй ключевой элемент 5 от У 1 кратковременно замыкается, записывая в запоминающем блоке 6 значение сигнала на выходе интегратора 1 в этот момент. Тот же импульс с выхода функционального преобразователя 4 задерживается на время (большее времени записи сигнала в запоминающем блоке 6) в элементе запаздывания 3 и обеспечивает кратковременное замыкание ключевого элемента 2. При этом производится разряд интегратора до нуля и так далее.В интеграторе реализуется выражениетп1 Изобретение относится к области вычислительной техники и может найти применение в счетной технике, автоматике и системах управления электроприводом.Известны множительно-делительные устройства, содержащие интегратор, два ключевых элемента, элемент запаздывания и запоминающий блок,К недостаткам известного устройства относятся требование медленного изменения для одного из сигналов, статические и динамические погрешности из-за разряда конденсатора на интервале Т - т, а также запоминание не собственно произведения напряжения на т, а величины, близкой к этому значению. роиства в иональный единены с ыход - че ключевым связь инн с источчерез втощим бло рого клю- функциогде У - выходное напря Т, - постоянная интегрир интегрирования, задаваемь 30 сов функционального пре жение интегратора; ования; Т - период 1 й частотой импульобразователя,тва п С целью повышения точности ус него дополнительно введен функц преобразователь, входы которого со источниками входных сигналов, а в рез элемент запаздывания с первым элементом, включенным в обратную тегратора, вход интегратора соедин ником входного сигнала, а выход - рой ключевой элемент с запоминаю ком, причем управляющий вход вто чевого элемента соединен со входом нального преобразователя.Блок-схема предлагаемого устро ведена на чертеже, 1 467359467359. е 3 У==Т,ти3 0 г д 2)ф 20 и -тКдС,Составитель Н. Тарасов ректор Н. Лебедева едактор Б. Нанки ехред Т. Миронов каз 1810/8 Изд,1364Государственног по делам изо Москва, ЖПодписноеСР Тираж б 9комитета Совета Министретений и открытийРаушская наб., д. 4/5 И Типография апунова,Функциональный преобразователь напряжения в частоту следования импульсов может реализовывать различные функциональные зависимости между выходными сигналами Ьз, Уз и частотой импульсов на выходе, В этом устройстве обеспечиваются следующие функциональные зависимости.Режим 1. Пропорциональная зависимость частотывыходных импульсов от У 2 при фик- сированном Режим 2. Обратно-пропорциональная зависимостьот Уз при фиксированном Режим 3, Частота импульсов 1 пропорциональна отношению сигналов При различном режиме работы функционального преобразователя 4 напряжение Уи на выходе интегратора в момент съема сигнала может иметь различные зависимости от входных сигналов. Для простоты анализа работы устройства примем У, постоянным. Тогда 1где Т= - ,УПри этом в режиме 1 преобразователя сигнал на выходе интегратора т. е. реализована операция деления; в режиме 2 преобразователя У 1 и:а 11 зТт. е. реализована операция умножения;и в режиме 3 преобразователя10у Д Зи - ФТ. КзУ,т. е. одновременно производится умножение и деление трех сигналов.15 Напряжение У 4 периодически передается при замыкании второго ключевого элемента 5 на запоминающий блок 6. Предмет изобретения Множительно-дел ительное устройство, содержащее интегратор, два ключевых элемента, элемент запаздывания и запоминающий блок, отличающееся тем, что, с целью 25 повышения точности устройства, в него дополнительно введен функциональный преобразователь, входы которого соединены с источниками входных сигналов, а выход - через элемент запаздывания с первым ключевым 30 элементом, включенным в обратную связь интегратора, вход интегратора соединен с источником входного сигнала, а выход - через второй ключевой элемент с запоминающим блоком, причем управляющий вход второго клю чевого элемента соединен со входом функционального преобразователя,