Устройство для моделирования реверсивного счетчика импульсов
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 461424
Авторы: Дубровин, Каретников, Ростомян, Стекунов, Тихомиров
Текст
Р) 461424 ОП ИСА Е ИЗОБРЕТЕНИЯ Сеоз Советских Соэтадиотнческих(51) М,льс л. б 06 д 7/6 7888 18-24 и е оединением зая сударственный комите(32) Приоритет Совета Министров ССС по делам изобретений УДК 681.333.51, Дубровин Ростомя иН, ретни 1) Заявите 4) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ РЕВЕРСИВНОГО СЧЕТЧИКА ИМПУЛЬСОВ 1015 20(72) Авторы изобретения В, В, Тихом Изобретение относится к области вычислительной техники и может быть использовано в электронном моделировании при расчетах и исследовании автокомпенсаторов переменного тока следящего уравновешивания с цифровым отсчетом, а также устройств частотного и время-импульсного преобразования.Известны аналоговые схемы реверсивных счетчиков импульсов, выполненные на интеграторах.Однако токи утечки конденсаторов, включенных в обратные цепи, снижают точность запоминания,Цель изобретения - повышение точности работы устройства,Это достигается тем, что устройство содер. жит два блока памяти на тиристорах, включенных встречно между источниками напряжений и соответствующими входами сумматоров; управляющие электроды тиристоров соединены с соответствующими ламелями шагового искателя блока управления,На чертеже дана схема предлагаемого устройства для моделирования реверсивного счетчика импульсов,Схема состоит из блока ключей 1, блока управления, выполненного на реле 2 и 3, электромагнитах 4 и 5 шаговых искателей, в цепь питания которых включены блок-контакты 6, 7 реле 2, 3. Щетки 8, 9 щаговых искателей подключены к источнику постоянного напряжения, а их ламели соответственно к управляющим электродам тиристоров блоков памяти, включенных встречно между источниками напряжений 10, 11 и соответствующими входами сумматоров 12, 13, выходы которых соединены со входами выходного блока 14.Предлагаемое устройство работает следующим образом.При поступлении импульса положительной полярности в блок ключей 1 один из ключей срабатывает и замыкает цепь питания реле 2; при поступлении импульса отрицательной полярности срабатывает реле 3. При этом в первом случае замыкаются блок-контакты 6, а во втором - блок-контакты 7.Рассмотрим работу предлагаемого устройства при замкнутой цепи питания электромагнита 4 шагового искателя. В этом случае щетка 8 шагового искателя, которая подключена к источнику положительного постоянного на. пряжения 10, замыкает соответствующую ламель и подключает к управляющему электроду тиристора блока памяти положительное напряжение, При этом тиристор открывается и напряжение +Он, поданное на его анод, поступает через сумматор 12 на вход выходного блока 14. При подаче очередного положительного импульса щетка 8 шагового искателя за. мыкает очередную ламель, положительное иа.461424 Составитель Ю, КареткиРедактор О, Стенина Техред Е. Борисова екторы; Е выдкин д Подписное Тираж 679овета Минисоткрытийаб., д. 45 Изд.419сударственного комитета по делам изобретенийМосква, Ж, Раушская Заказ 844/14ЦНИИПИ Г Типография, пр, Сапунова,пряжение, поступающее на управляющий электрод второго тиристора, открывает его и на второй вход сумматора 12 поступает напряжение +У,. Таким образом, на входе выходного блока присутствует напряжение, равное 2 Уи, и т. д, Аналогично работает другой блок памяти, но на входы сумматора 13 поступает напряжение, равное - У, от источника напряжения 11.Предмет изобретенияУстройство для моделирования реверсивного счетчика импульсов, содержащее источники напряжений, блок ключей, к выходу которогО подключен блок управления с шаговым искателем, н выходной блок, к двум входам которого присоединены сумматоры, отличающ е е с я тем, что, с целью повышения точно. сти работы устройства, оно содержит два бло. ка памяти на тиристорах, включенных встречно между источниками напряжений и соответствующими входами сумматоров, управляющие электроды тиристоров соединены с соответствующими ламелями шаговых искателей блока управления.
СмотретьЗаявка
1947888, 23.07.1973
ПРЕДПРИЯТИЕ ПЯ М-5933
ТИХОМИРОВ ВЯЧЕСЛАВ ВСЕВОЛОДОВИЧ, РОСТОМЯН АЛЬБЕРТ ИОСИФОВИЧ, СТЕКУНОВ БОЛЕСЛАВ ДМИТРИЕВИЧ, КАРЕТНИКОВ ЮРИЙ АЛЕКСАНДРОВИЧ, ДУБРОВИН НИКОЛАЙ ВИКТОРОВИЧ
МПК / Метки
МПК: G06G 7/62
Метки: импульсов, моделирования, реверсивного, счетчика
Опубликовано: 25.02.1975
Код ссылки
<a href="https://patents.su/2-461424-ustrojjstvo-dlya-modelirovaniya-reversivnogo-schetchika-impulsov.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для моделирования реверсивного счетчика импульсов</a>
Устройство для записи и контроля программируемых блоков постоянной памяти
Номер патента: 911613
Опубликовано: 07.03.1982
Авторы: Данилин, Пашкова, Попель, Хомутов
МПК: G11C 29/00, G11C 7/00
Метки: блоков, записи, памяти, постоянной, программируемых
...дешифратором 15 в позиционный код и вызывает считывание соответствующегослова в виде двоичного кода из блока 16,Отличия режима программирования от режима входного контроля следующие: добавление единицы в регистр 2 проводится по команде из блока 1, а, не из задающего генератора 5; один из каналов синхронизации выбирается для организации паузы после программирования, так как,например, биполярные схемы программируемых постоянных блоков памяти требуют значительную паузу после программирования каждого бита в режиме программирования в течение паузы проводится контроль правильности программирования в зависимости от типа схемы программируемого блока 12 после каждого бита или всего слова 1 задающий генератор необходим только для...
Устройство для контроля блоков постоянной памяти
Номер патента: 1125657
Опубликовано: 23.11.1984
Авторы: Бабаев, Бакакин, Исаев, Попов
МПК: G11C 29/00
Метки: блоков, памяти, постоянной
...контрольных сигналов блока 15 сравнения;элемент И 62 - обращение к накоги.т 0телю 12 элемент И 63 - опрос кодоРного жгута через дешифратор 16;. элемент И 64 вырабатывает сигнал ошибок; элемент И 65 - Формированиявре в :енной диаграмм (,пуск Формирователя 13 управляющих сигналов (; эле 2- мент И-ИЛИ 67 формирует счетный им,пульс адреса.Формирователь 13 управляющих. сиГналон (фиг 4 ) содержит регистр 77,элементы И 78 - 81 и триггеры 824 д и 83 еРегистр 77 содержит п Р 5 -триггеров в зависимости от контролируемого блокаБлоки, нходящле в предложенное45 устройство, выполнены на интегральных схемах, например, серии "34,Блок 10 ввода ко 1 ч 1 тролируе 1 юх сигналон пОзнОляет прОизВодить считыва"ние контрольной информации с перфоя карты н...
Устройство для контроля блоков постоянной памяти
Номер патента: 1381604
Опубликовано: 15.03.1988
МПК: G11C 29/00
Метки: блоков, памяти, постоянной
...формирователя 4 контрольных кодов двоичное число, полученное при подсчете битов последовательного кода, несущих информацию(контрольный код микросхемы), поступает на часть входов блока 5 сравнения, а формирователь 4 контрольных кЬдов обнуляется импульсом переноса с выхода переноса счетчика 8адреса, который вырабатывается после перебора этим счетчиком 8 всехадресов, Этим же импульсом, поступающим на вход разрешения блока 5 сравнения разрешается работа этого блока.На другие входы блока 5 сравненияприходит сигнал с выхода счетчика 6цикла, который определяет номер мик1381604 ч А 1 А 2 АЗ АЗА 4 А 16 росхемы, контролируемой в данном цикле.Блок 5 сравнения представляет собой программируемую логическую матри 5 цу (ПЛИ), на часть входов которой...
Устройство для контроля блоков постоянной памяти
Номер патента: 902077
Опубликовано: 30.01.1982
Авторы: Беляков, Иванов, Пресняков
МПК: G11C 29/00
Метки: блоков, памяти, постоянной
...8 подключает к своему выходу 11 шину(и-а+1)-го разряда первого счеяка 2 я аг.иал с нее поступает на вход второго счетчика 6. С управляющих входов 20 второго коммутатора 17 код режима работы поступает навходы дешифратора коммутатора 17. На(и-е) -ом выходе дешифратора коммутатора17 появляется едннищщй сигнал. Единичныйсигнал с (и-е)-го выхода дешифратора коммутатора 7 поступает на входы элеменнвИЛИ коммутатора 17 и с выходов на вторыевходы элементов И коммутатора, разрешая прохождение на первые входы элементов ИЛИкоммутатора 17 сигналов и-в младших разрядов и-раэрядного кода, поступающего на пер. вые входы 18 второго коммутатора 17 с выходов блока 12 элементов 2 И-ИЛИ. Нулевые сигналы с выходов элементов ИЛИ коммутатора 7 и нулевой...
Устройство для контроля блоков постоянной памяти
Номер патента: 1238165
Опубликовано: 15.06.1986
Авторы: Гладун, Исаенко, Самчинский, Шаров
МПК: G11C 29/00
Метки: блоков, памяти, постоянной
...К блоков 4 равно отношению рабочей частоты блока 13 памяти к рабочей частоте каждого блока 4, округленного до большего целого,Запись информации в блоки 4 производится с помощью управляющей ЭВМ, при этом на вход 15 поступает сигнал, переводящий блоки 4 в режим записи и подключающий вход 14 к адресным входам блоков 4, а на входе 16 устройства появляется информация, записываемая в блоки 4. После окончания записи по входу 9 происходит сигнал, устанавливающий счетчики 3 и 6, а также триггер 14 распределителя 2 за исключением первого в нулевое состояние. Первый триггер при этом устанавливается в единичное состояние.На входах блоков 4 устанавливаются нулевые адреса. С выхода коммутатора 5 на вход блока 7сравнения поступает информация,...
Предыдущий патент: Функциональный преобразователь
Следующий патент: Устройство для перфорации
Случайный патент: Способ изготовления автомобильных дисковыхколес