Запоминающее устройство

и 460522 ОП ИСАНИ Е ИЗОБРЕТЕНИЯ Н АВЮРСКОМУ СВИДИПЛЬСТВУ Союз Сов 4 етсюа Социалистнческнх Республик(51) М.Кл. С 11 с 7/00 с присоединением заявки-Гасударственный комитетСовета Министров СССРоо делаы изобретенийи открытий(23) Приоритет -Опубликовано 15,02.75. Бюллетень6 Дата опубликования описания 14.10,75. А, Свиязо 71) Заявит 4) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО ышецие помехоус 1Изобретение относится к вычислительной технике и может найти применение при по строении запоминающих устройств.Известны запоминающие устройства, содержащие накопители с линейной выборкой информации с разрядными обмотками, ьклю ченными по симметричной балацсцой схеме, и диодные адресные коммутаторы с дешифратораюи.В таких устройствах плохо компснсируется помеха, обусловленная паразитцыми емкостями запертых диодов диодного адресного коммутатора и емкостями между адресными и разрядными обмоткали,Цель изобротения - повтойчивости устройства.Это достигается тем, что одни из адресных обмоток накопителя и соответствующие нм диоды коммутатора, подключенные к одному из ключей дешифратора, связанны индуктивц 20 с однвми из плеч разрядных обмоток, а другие адресные обмотки и,диоды, подключенные к этому же ключу дешифратора, ицдуктивцо связаны с другими плечами разрядных обмоток. 2На чертеже приведена схема одного разряда запоминаощего устройства.Последовательно адресным обмоткам 1 включены диоды 2 адресного коммутатора. Диоды 2 объединяются по группам адреснымц 3 шинами 3, подключенными к подготовительным ключам 4. Подготовительные ключи условно разбиваются через один на четные и нечетные. Все адресные обмотки 1, подключенные через, диоды 2 и адресные ши 1 ны 3 к четным ключам 4 считываются четцьнми, а все обмотки, подключенные к нечепцым ключам 4, - нечетными. При этом каждая группа диодов 2 состоит из двух половин, одна половина группы диодов подключена,к адресным обмоткам, связанным с,разрядцой обмоткой 5, включенной в одно плечо,балацсной схемы, а другая половина группы диодов подключена к адресным обмогкам, связанным с разрядноц обмоткой 6, включенной в другое плечо ба.лансцой схемы.Выходные контакты адресных обмоток 1 объединяются по группам адресными шина. ми 7, подключенными к разрешающим клю. чам 8. При этом каждая группа выходных контактов, состоит из двух половин, одна половица группы объединяет четыре адресные обмотки, связанные с разрядной обмоткой, включенной в одно плечо балацсцой схемы, а другая половица группы объединяет цечепные адресные обмотки, связанные с разрядной обмоткой, включенной в другое плечо балансной схемы.Блоки 9 усиливают информационные сигналы при считывании информации, Ток по460577 Макаровиронова Составитель Текред Т Редактор Б, НанкинаЗаказ3799 рректор Н. Изд,1163осударственногопо делам изоМосква, Ж,Тираж 648Совета Министров Соткрытийнаб., д. 4/5 одписное ИИ омитет етений ушска МОТ, Загорский ц 3всем адресам задается единым для всего за поминающего устройства формирователем 10 импульсов тока, Разрядные токи задаются источником постоянного тока 11, в цепь которого включены индуктивности 12, препятствующие протоканию считываемых сигналов пэ цепи разрядного тока. Для предотвращения протекания в схему информационного усилителя 9 разорядиого тока включены конденсаторы 13,При выборке адреса открывается один из ключей 4 и одвн из ключей 8. Ток, сформированный формирователем 10, замыкаемся через тот диод 2, который расположен .на пересечении адресных лиан, связанных с выбранными ключами, при этом все остальные диоды за. перты. Таким образом возбуждается необходимая адресная обмотка 1. Ток помехи при открывании ключей 4, обусловленный паразитными емкостями диодов 2 и емкостями между адресными обмотками 1 и разрядным 41 обмотками 5 и 6, будет растекаться симметрично по плечая балансной схемы, и поме. хи от этого тока компенсируются в блоках 9. 4Ток помехи при открывании ключей 8, обу.словлонный ем;костной связью между адресными обмотками 1 и,разрядными обмотками 5 н 6, также растекается симметрично по плечам 5 балансной схемы. Предмет изобрете.ния 16 Запоминающее устройство, содержащее накопитель с линейной выборкой анфармации с разрядными обмотками, включенными по симметричной балаионой схеме и диодный адресный комиутатор, входы которого соединечы 15 с соответствующими выходами депвифратора,отличающееся тем, что, с целью повышения помехоустойчивостями, одни из адресных обмоток накопителя и соответствующие им диоды коммутатора, пОдключенные к одному из кл 1 о- ,26 чей дешифратора, связаны индуктивно с одиими из плеч, разрядных обмоток, а другие адресные обмотки и диоды, подключенные к это.му же ключу дешифратора, индуктивно связа.ны с другими плечами,разрядных обмоток.