Устройство для контроля многоуровневогодешифратора

КСАН Й ЕОБРЕТЕН ЙЯ 11) 42415 оюз Советсиихоциапистицеских Республ У СВЙДЕТЕЛЬСТВУ АВТОР(51) Ч, Кл. б 06 11/О аявлецо 10.03.72 (21) 1757568/18-24 присоединением заявки Ле Государственный комитеСовета Министров СССРво делам изобретенийи открытий(32) Приоритет 53) УДК 681,326(088,8) Опуоликовацо 15 юллетець Ье ата опубликования описания 16.09.7) Авторы изобретеци копян и Л. М ахояц(71) Заявитсл 4) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МНОГОУРОВНЕВОГО ДЕШ ИфРАТОРАИзобретение относится к области запоминающих устройств.Известны устройства обнаружения ошибок дешифратора, в которых шины дешцфратора разбиваются на группы с определенным количеством шин в каждой группе и для обнаружения неисправностей используются шифраторы и схемы сравнения.В известных устройствах це обнаруживаются ошибки, проявляющиеся в выборе вместо одной шины другой или в выборе дополнительной шины в группе. В цих не обнаруживаются также неисправности в цепях токов возбуждения. Кроме того, эти устройства содержат большое количество оборудования, что делает нецелесообразным их применение для контроля дешифраторов с большим числом выходов,Предложенное устройство отличается от известных тем, что оно кроме шифратора группы и шифратора позиции в группе, схем совпадения и схем обнаружения ошибки дополнительно содержит формирователь тока, индикатор величины тока, две схемы фиксации величины тока и ключевые схемы, первые входы которых соединены с выходами соответствующих схем И, а вторые входы обьединены и подключены к выходу индикатора величины тока, вход которого сосдицсн с выходом формирователя тока. Выход индикатора тока подключен к объединенным входам схем фиксации величины тока, выходы которых соединены с входамц схемы обнаружения ошибки.5 Это позволяет повысить эффективность контроля ц обнаруживать любые ошибки дешцфратора прц меньшем количестве оборудования.На чертеже приведена схема устройствадля контроля дешифратора.О Выходы регистра адреса 1 подключены ковходам дешцфратора 2 адреса, разделенного ца две части. Выходы дешцфратора соедцнецы со входами логических схем И 3, а их выходы подключены к первым входам ключе вых схем 4. Выходы дешцфратора одновременно связаны со входамц шифратора позиции 5 ц шифратора группы 6, выходы которых вместе с выходамц регистра адреса подключены ко входам схем 7 ц 8 совпадения. О Выход формирователя тока подключен ко входу индикатора величины тока 1, выходы которого соединены с объедццсццымц вторыми входамц ключевых схем со входамц схем 11 ц 12 рцксациц величины тока. Выходы схем 5 совпадения и фиксации Бслцчццы тока подключены и входам схемы 13 обнаружения ошибки.Рассмотрим работу устройства для случая,когда число выходов дешифратора 2 равня- О ется пяти, и эти выходы разделены наказ 2315 г 9 Изд.1492 Тирагк 624 Подписно ИИП гпография, пр. Сапунова, 2 части по три и по два выхода в каждой части соответственно. Для предложенного устройства число выходов дешифратора неограничено,Сигналы с выходных шин дешифратора 2 поступают на схемы И 3 и шифраторы позиции 5 и группы 6. При правильном выборе выходной шины дешифратора на выходах схем 7 и 8 сигналов нет, так как коды позиции и группы выбранного выхода совпадают с кодами регистра адреса 1, поступающими на схемы 7 и 8, При наличии неисправности типа неправильного выбора шины или группы, а также отсутствие выбранной шины, схемы 7 и 8 выдают сигнал на схему 13. Выходной сигнал схемы 13 указывает на ошибку, а сигнал от схем 7 и 8 - на характер ошибки, т. е. неправильно выбрана позиция или группа, Отсутствие тока возбуждения в выбранной цепи или наличие дополнительной выбранной шины обнаруживается с помощью индикатора величины тока 10 и схем 11 и 12 фиксации величины тока. Сигналы от индикатора величины тока 10 анализируются схемами 11 и 12, сигналы от которых поступают на схему обнаружения ошибки 13. При отсутствии тока срабатывает схема 11, а в случае многозначной дешифрации - схема 12, Выходные сигналы схем 11 и 12 поступают на схему 13 иуказывают на характер неисправности,Предмет изобретенияУстройство для контроля многоуровневогодешифратора, содержащее регистр адреса, выходы которого подключены ко входам дешифратора адреса и к первым входам схем совпадения, выходы которых связаны с первым 10 и вторым входами схем обнаружения ошибки,вторые входы схем совпадения соединены, соответственно, с выходом шифратора группы и выходом шифратора позиции в группе, входы которых объединены с соответствующими вы ходами дешифратора адреса и подключеныко входам схем И, отличающееся тем, что, с целью повышения эффективности контроля, оно дополнительно содержит формирователь тока, индикатор величины тока, две 20 схемы фиксации величины тока и ключеныесхемы, первые входы которых соединены с выходами соответствующих схем И, вторые входы объединены и подключены к выходу индикатора тока, вход которого соединен с 25 выходом формирователя тока, а выход подключен к объединенным входам схем фиксации величины тока, выходы которых соединены с третьим и четвертым входами схемы обнаружения ошибки.