416861

Союз СонетскмкСоциалистическихРеспублик Зависимое от авт. свидетельства11. К,т. Н 0 й 13,20 Заявлено 15.Х 1.1971 (ЛЪ 1725080/26-9) с присоединением заявкиГосударственный камитет Совета Министрсв СССР нс делам изобретений и открытийПриоритетОпубликовано 25.11.1974. Ьоллетсттт.,х 7 УД, 081,325088,8) Дата опубликования описания 12 УП.974 Авторыизобретения О. А. Алексеев и В. И. Журавлев Заявитель ПРЕОБРАЗОВАТЕЛЬ ВРЕЯЕ 1 тП 1 ОГО И 11 ТЕт ВАЛА В КОД Изобретение относится к преобразователям аналоговых величин в цифровые, использусмы. 1 в цифровых измерительных и управляющих системах, в частности к преобразователям малых временных интервалов одиночных импульсов в цифровой код. Известное устройство, содержащее в каждом разряде эталонную линию задержки, выход которой через схему совпадений связан со входом трцгтсра, выход которого подключен к одному входу схемы несовпадения, другой вход которой сосдццец с выходом эталотшой линии задержки, хярактеризуется низкой точ постыл.Предлагаемое устройство для повышения точности содержит вспомогательную линию задержки, дополнительную эталонную линию задержки и ключ, причем вход эталонной линии задержки через вспомогательную линию задержки и дополнительную эталонную линию задержки подключен к одному входу тлточа и к выходттой клемме, другой вход клточя соединен с выходом схемы несовпадений, однц из выходов которой подключс; к,входу дополнительной эталонной линии задержки.На чертеже изображена функциональная схема одного разряда предлагаемого устройства. Устройсво содержит линии 1 и 2 задержкис временем задержки, равным весу данного разряда, схему совпадения 3, статический триггер 4, схему 5 несовпадений, вспомога тельную линию 6 задержки, ключ 7. Времязадержки в линиях 1 ц 2 первого разряда,преобразователя беретс: равным половице мак симальцой возможной длительности ттзхтерясмых сигналов Т 1 ;1,.10 Врез Задеоккц в,тттццц 6 цсстсол)ко оольше врехтсцц послед вятельцого срабятывацц.схем 3 и 4.Если длц ел.ность измеряемого импульсамсцьшс задержки каскада, то входной сттгцяч 15 по лцццям задержки 6 и 2 проходит ца входследуюц;его каскада без преобразований ц це меняет исходного нулевого состояция .рцггера. Потенциал с выхода триггера, поданный ца вход схемы несовпадения 5, цс пропускает 20 черсз цсе сигнал, и чточ 7 разомкнут.Еслтт длительность измер;тсмого импульсабольше времени зядср;ккц каскада, то напряжения на входе ц выходе лицин задержки 1 создадут условия срабатывания схемы совпа дсттия 3, сигнал с выхода которой переброситтриггер 4 в единичное состояние, Линия задержки 6 задерживает прохождение сигнала через линию задержки 2 на время срабатывания схемы 3 и триггера 4, исключая тем са мым влияние этих схем на точность измерс416861 Составитель Л. 1(узнеиовзедактор Т. Иванова Текред Г. Васильева 1(оррект зняковская Подписное Заказ 1453,17 Изд. Ж 504ударственпого комитета по делам изобретений и Москва, Ж, Раушская Тирани 811Совета Министоткрытийнаб., д. 4/5 ипографпя, пр. Сапунова,ний. При этом задняя часть импульсапроходящая с линии задержки 6 на вход схемы 2, по запрещающему, входу не разрешает срабатывания схемы несовпадения 5, и ключ 7 остается на это время разомкнутым. Как только сигнал на входе линии задержки 2 исчезает, под действием единичного потенциала триггера 4 схема несовпадения 5 открывает ключ 7, закорачивая выход линии задержки 2 на землю. Таким образом, на вход следующего каскада проодит импульс, длительность которого будет равна Тп - Тгде Тп - длительность импульса, поступившего на вход п-ого каскада, Т - д,тит(льнос 1 ь задержки и-ого каскада, т. е. вес данного раряда прсобразователя.Состояние триггеров всех разрядов после прохождения импульса фиксирует код длительности импульса с точностью до веса младшего последнего разряда преобразователя. Предмет изобретения Преобразователь временного интервала вкод поразрядного кодирования, содержащий в 5 каждом разряде эталонную линию задержки,выход которой через схему совпадений связан с входом триггера, выход которого подключе к одному входу схемы несовпадения, другой вход которой соединен с выходом эталонной 10 линии задержки, отличающийся тем, что,с целью повышения точности, он содержит вспомогательную линию задержки, дополнитсльну 1 о эталонную линию задержки и ключ, причем вход эталонной линии задержки через 15 вспомогательную лини,о задержки и дополнительную эталонну о лини 1 о задержки подключен к одному входу ключа и и выходной клемме, другон вход ключа соединен с выходом схемы несовпадс 1 гий, один из входов ко 1 орой 20 подключен к входу дополнительной эталоннойлинии задержки.