411652

431652 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистимеских РеспубликЗависимое от авт. свидетельстваЗаявлено 30,111.1972 ( 1765803/26-9)с присоединением заявкиПриоритетОпубликовано 15.1.1974. Бкллетень2Дата опубликования описания 27 Х,1974 М Кл Н 031 с 2500 Государственный комитетСовета Министров СССРоо делам изобретенийи открытий УДК 681.326,07(088,8) Авторыизобретения В. И. Вешняков и В, И. Корнейчук Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалистической революцииЗаявитель БУФЕРНЫЙ НАКОПИТЕЛЬ Изобретение относится к вычислительной технике и может быть использовано, например, для управления производством.Известен буферный накопитель, содержащий регистры сдвига, входной регистр, коммутатор, вход которого через схему И соединен с генератором импульсов и триггером, один установочный вход последнего подключен к выходу схемы ИЛИ, а другой - к схеме запрета, и схемы совпадения.С целью упрощения буферного накопителя регистры сдвига выполнены а потенциальных однотактных триггерах, причем прямой и инверсный выходы каждого- 1 триггера регистра сдвига соединены с одними входами схем совпадения, выходы которых подключены к раздельным входам с-го триггера, а другие входы этих схем совпадения соединены с с-ым входом коммутатора.На чертеже приведена структурная схема предлагаемого буферного накопителя,Накопитель состоит из регистров 1 - 4, в которых потенциальные однотактные триггеры 51 5 соединены через схемы совпадения 6 ь6, коммутатора 7, входного регистра 8, прямые и инверсные выходы которого попарно соединены со схемами совпадения 6 ь б, подключенными к раздельным входам триггеров 51 5 образующих первую числовую линейку. Коммутатор 7 представляет собой сдвиговый кольцевой регистр, каждый -й разрядныйвыход которого со вторыми входами схем совпадения 6, б, подключенный к раздельнымБ входам триггеров 5 ь б, образующих 1-ючисловую линейку ( изменяется от 1 до т,где т - полная емкость накопителя). Триггер9 и генератор 10 подключены к схеме И 11,выход которой подклочен ко входу коммута 10 тора 7,Один установочный вход триггера 9 подключен к выходу схемы ИЛИ 12, а другой - ксхеме 13 запрета. К схеме ИЛИ 12 подключены клеммы 14 запись и клеммы 15 вы 15 борка.Буферный накопитель работает следующимобразом.При записи информации из входного регистра 8 в буферный накопитель от клеммы 1420 запись производится переключение триггера 9 из положения О в положение 1, чтодает разрешение на прохождение сдвиговыхимпульсов от генератора 10. В начальном состоянии в регистрах 1 - 4 находится одна 125 в и-разряде. При действии сдвиговых импульсов эта 1 пробегает последовательно повсему регистру и вновь заносится из первогоразряда в т-й, устанавливая при этом соответствующий триггер 5 ь 5 в нулевое со 30 стояние. Цикл заканчивается.411652 1 За такой цикл информация из входного регистра 8 переписывается в первую числовую линейку накопителя. В последующем цикле (при очередной записи) информация с первой числовой линейки переписывается во вторую, а из входного регистра 8 - в первую, погасив при этом ранее находящуюся там информацию. Далее все циклы повторяются. Выборка информации из накопителя производится следующим образом.Триггер 9 устанавливается в положение 1, давая разрешение прохождению сдвиговых импульсов, но в положение 0 по окончании цикла не возвращается, так как на входе схемы 13 запрета действует длительный сигнал, поддерживающий единичное состояние триггера 9. Циклы повторяются, и вся информация последовательно продвигается к выходу накопителя. Из последней числовой линейки информация в последовательном паоаллельном коде поступает в каналы связи, Накопительосвобождается. Предмет изобретения5Буферный накопитель, содержащий регистры сдвига, входной регистр, коммутатор, вход которого через схему И соединен с генератором импульсов и триггером, один установоч ный вход последнего подключен к выходу схемы ИЛИ, а другой - к схеме запрета, и схемы совпадения, о т л и ч а ю щ и й с я тем, что, с целью упрощения устройства, регистры сдвига выполнены на потенциальных одно тактных триггерах, причем прямой и инверсный выходы каждого с - 1 триггера регистра сдвига соединены с одними входами схем совпадения, выходы которых подключены к раздельным входам 1-го триггера, а другие входы 20 этих схем совпадения соединены с -ым выходом коммутатора.