Фазовый дискриминатор

407421 ПИСЗОБРЕ Союз Советских Социалистицеских РеспубликИ ВИДЕТЕЛЬС К АВТОРС Зависимое от авт, свидетельстваЗаявлено 15.11.1972 ( 1749173/18-10с присоединением заявки-М Кл Н 033 1300 Государстеенныи комитет Совета Министров СССР па делам изобретений и отнрытийиоритет Опубликовано 21.Х 1,1973, Бюллетень46Дата опубликования описания 28.П 1.1974 21,317,772 (088.8) вторызобретени В. В. Афанасенко, Л. Р. Афицинский, И. А. Сорокои А, А, Загидулии Заявител СКРИМИ НАТ ЗОВЪ 2 звернутаяскриминаустроист приме- типа проНастоящий фазовый дискриминатор может быть использован для измерения сдвига фаз между двумя напряжениями одинаковой частоты, например, в устройствах радиотехники, промышленной электроники и телемеханики.Известен фазовый дискриминатор, содержащий в опорном и сигнальном каналах триггеры со счетным и раздельным входами каждьш, причем последние предназначены для ручной синхронизации триггера от кнопки, а фазовый компаратор построен на элементах логики. Применение ручной синхронизации исключает возможность использования известного фазового дискриминатора в устройствах, не обслуживаемых оператором. В устройствах же, обслуживаемых оператором, наличие ручной синхронизации затрудняет работу с данным дискриминатором, поскольку оператор вынужден периодически нажимать кнопку переключателя калибровки. Кроме того, он характеризуется относительной сложностью схемы фазового компаратора,Цель изобретения заключается в автоматизации процесса синхронизации триггеров опорного и сигнального каналов, а также в упрощении схемы фазового компаратора, входящего в предлагаемый фазовый дискриминатор. Это достигается тем, что один из выходов триггера опорного канала подсоединен через синхронизирующую цепь к раздельному входу триггера сигнального канала, а при построении фазового компаратора используются оба выхода триггера опорного канала.На чертеже представлена ра5 функциональная схема фазового дитора.Выход 1 триггера 2 через резистор 3 соединен со входом 4 ключа 5, а через резистор 6 - со входом 7 ключа 8. Выход 9 триггера 10 че рез резистор 11 соединен со входом 7 ключа 8,а выход 12 триггера 10 через резистор 13 подключен ко входу 4 ключа 5, Выходы ключей 14 и 15 подключены к генератору 16, имеющему выходные клеммы 17 и 18. Выход 9 через 15 синхронизирующую цепь 19 подключен к раздельному входу 20 триггера 2. Через цепи 21, 22 и 23 схема подключена к источникам питания 24 и 25.Рассмотрим работу предлагаемого20 ва, где в триггерах 2, 10 и ключах 5,пены, например, транзисторы одноговодимостей (тип р - и - р).При поступлении на счетный вход 26 импульсов напряжения источника 27 опорного 25 канала, имеющих крутой передний фронт, навыходах 9 и 12 триггера 10 образуются напряжения прямоугольной формы, имеющие уменьшенную вдвое по отношению ко входной частоту и скважность, строго равную двум 30 (0=2). Эти напряжения через резисторы 113и 13 управляют работой ключей 5 и 8. Одновременно по этим же входам через резисторы 3 и 6 ключи управляются напряжением с выхода 1 триггера 2, запускаемого по счетному входу 28 от источника 29 сигнального канала,Пусть в исходном состоянии заперт транзистор, с коллектора которого берется выход 1 триггера 2, и одновременно заперт транзистор, с коллектора которого берется выход 12 триггера 10. При этом ключ 8 заперт положительным напряжением источника 25 через открытый транзистор, с коллектора которого берется выход 9 триггера 10, а ключ 5 - открыт, Поступающий на счетный вход 26 очередной импульс изменяет состояние триггера 10, при этом ключ 5 запирается, а ключ 8 открывается. Приходящий затем на счетный вход 28 триггера 2 очередной импульс изменяет состояние триггера 2, при этом оба ключа запираются, поскольку при открывании транзистора, с коллектора которого берется выход 1 триггера 2, шунтируются входы ключей 5 и 8.Таким образом, в течение периода длительность открытого и закрытого состояний каждого из ключей оказывается зависящей от сдвига фаз между напряжениями опорного и сигнального каналов.Импульсы с выходов ключей подаются на интегратор 16, где производится вычитание их площадей, поэтому величина постоянного напряжения на выходе интегратора пропорциональна сдвигу фаз, а полярность определяет опережение или отставание сигнального напряжения.Поскольку состояние триггеров 2, 10 при начальном включении дискриминатора является неопределенным, а также необходимое 407421для нормальной работы состояние может изменяться при пропадании импульсов в опорном или сигнальном каналах, в схему дискриминатора введена синхронизирующая цепь 195 1 в описываемом случае - дифференцирующая),Действие синхронизации сводится к тому,что периодически производится подача короткого положительного импульса на раздельный10 вход 20 триггера 2,.устанавливающегося приэтом в необходимое для нормальной работыдискриминатора состояние. Если же сбоев вработе каналов и источников питания не было, синхронизирующий импульс не изменит15 состояния триггера 2.На чертеже поз. 30 и 31 - выходы источников напряжения 27 и 29, имеющих одинаковуючастоту и крутой передний фронт.20 Предмет изобретенияФазовый дискриминатор, содержащий в сигнальном и опорном каналах триггеры со счетными входами, источники питания, интегра тор, отличающийся тем, что, с целью автоматизации процесса устранения сбоев дискриминатора, вызванных воздействием внешних факторов, и упрощения схемы, в нем выход триггера опорного канала через синхронизи- ЗО рующую цепь подключен к раздельному входутриггера сигнального канала, каждый из выходов триггера опорного канала через цепь, состоящую из двух резисторов, подключен к одному и тому же выходу триггера сигнальноЗ го канала, а к точкам соединения резисторовкаждой цепи подключены входы ключей, между выходами которых подключен интегратор.